[發(fā)明專利]垂直納米線MOSFET制造中的垂直后柵極工藝的方法

有效

• 申請?zhí)枺?/td>: 201680035096.2
• 申請日: 2016-06-21
• 公開（公告）號: CN108235786B
• 公開（公告）日: 2021-11-12
• 發(fā)明（設(shè)計）人: 拉爾斯-埃里克·維爾納松;馬丁·貝里;卡爾-芒努斯·佩爾松;約翰內(nèi)斯·斯文松;埃里克·林德
• 申請（專利權(quán)）人: 拉爾斯-埃里克·維爾納松;馬丁·貝里;卡爾-芒努斯·佩爾松;約翰內(nèi)斯·斯文松;埃里克·林德
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/28;H01L29/423;H01L21/335;H01L29/739;H01L29/775;B82Y10/00;B82Y40/00
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 樊曉煥;金小芳

本發(fā)明涉及一種使用后柵極工藝的垂直納米線MOSFET制造方法。首先制造頂部歐姆電極，并且其可以用作掩模以利用蝕刻技術(shù)形成柵極凹陷。隨后形成柵極，其在很大程度上降低了接入電阻。

技術(shù)領(lǐng)域

本發(fā)明大體上涉及垂直金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)的制造，特別是涉及在自對準(zhǔn)后柵極工藝中的垂直納米線MOSFET的制造、以及其在電子電路中的應(yīng)用。

背景技術(shù)

垂直納米線MOSFET可以實現(xiàn)細(xì)通道的較小占用面積(foot-prints)，其通過圍柵幾何形狀而具有良好的靜電控制。納米線直徑的減少可以改善靜電性并減小占用面積，但其顯示出外部串聯(lián)電阻的增加。沿納米線軸向的高精度摻雜控制已被證明是不充分的，而且非常具有挑戰(zhàn)性。納米線直徑越小，會增加金屬-半導(dǎo)體的接觸電阻，這是因為面積變小。此外，歐姆接觸通常需要高溫退火工藝以達(dá)到足夠低的比接觸電阻率，然而柵介質(zhì)的電特性和結(jié)構(gòu)特性對高溫工藝敏感。后柵極工藝通常用于平面技術(shù)，其中在柵極確定之前便制作源區(qū)和漏區(qū)及其電接觸。

發(fā)明內(nèi)容

為了解決上述問題，本發(fā)明應(yīng)用了自對準(zhǔn)后柵極工藝，其使用數(shù)字化刻蝕從而可以使柵區(qū)中納米線直徑局部減少，并同時實現(xiàn)內(nèi)部溝道和摻雜接觸區(qū)。此外，該工藝還可以在同一樣品上并聯(lián)制造具有不同柵長的MOSFET。

考慮到上述描述，然后，本發(fā)明的一些實施方案的一個方面提供一種技術(shù)，其試圖以單獨的方式或以任何組合的方式緩和、減輕或消除本領(lǐng)域中的一個或多個上述提及的缺陷和缺點。

本發(fā)明的一個方面涉及在柵極形成之前制作頂部歐姆接觸的技術(shù)。

本發(fā)明的另一個方面涉及垂直MOSFET的制造，其中，首先沉積頂部金屬電極，然后將其用作蝕刻掩模，以在柵極確定之前減小納米線晶體管通道的直徑。

本發(fā)明的又一個方面涉及通過使用替換掩模(其被用作蝕刻掩模)以在柵極確定之前形成頂部接觸區(qū)，從而減小納米線晶體管通道的直徑。隨后，將該替換掩模移除并以金屬接觸代替。

在又一個實施方案中，將在后柵極工藝中制造的垂直納米線MOSFET用于數(shù)字化應(yīng)用中，其中將一根或幾根納米線連接成組以形成電路。

在又一個實施方案中，將在后柵極工藝中制造的垂直納米線MOSFET用于RF應(yīng)用或毫米波應(yīng)用中，其中將一根或幾根納米線連接成組以形成電路。

在又一個實施方案中，將在后柵極工藝中制造的垂直納米線MOSFET用于混合模式應(yīng)用或存儲器應(yīng)用中，其中將一根或幾根納米線連接成組以形成電路。

本發(fā)明的另一個方面涉及采用后柵極工藝制造的垂直MOSFET的形成，其中同一樣品上的MOSFET之間的柵長是不同的。

本發(fā)明的另一個方面涉及采用后柵極工藝制造的垂直隧穿場效應(yīng)晶體管(FET)的形成，其中納米線由軸向pn結(jié)組成，柵極對準(zhǔn)該結(jié)以實現(xiàn)隧穿FET。

上述實施方案的特征可以以任意組合方式進(jìn)行組合。

附圖簡要說明

本發(fā)明的其他目的、特征和優(yōu)點將通過本發(fā)明的以下詳細(xì)描述而理解，其中將參考附圖以更詳細(xì)地描述本發(fā)明的實施方案，其中：

圖1是在后柵極工藝中制造的垂直MOSFET的示意圖。

圖2是垂直納米線MOSFET的SEM顯微照片。

圖3是垂直納米線MOSFET的所測量得到的輸出特性。

圖4是垂直納米線MOSFET的所測量得到的傳輸特性。

具體實施方式