[發明專利]移位寄存器

有效

• 申請號: 201680024299.1
• 申請日: 2016-04-21
• 公開（公告）號: CN107615392B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 村上祐一郎;古田成;山中秀一;佐佐木寧
• 申請（專利權）人: 夏普株式會社
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/20;G09G3/36
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 汪飛亞;李艷霞

1.一種移位寄存器，其具有將多個單位電路多級連接的結構，并根據從外部供給的時鐘信號及控制信號來進行動作，其特征在于，

所述單位電路包括：

輸出晶體管，其具有與用于輸入所述時鐘信號的時鐘端子連接的第一導通端子、與用于輸出所述時鐘信號的輸出端子連接的第二導通端子、與第一節點連接的控制端子；

輸出復位晶體管，其具有與所述輸出端子連接的第一導通端子、施加了截止電位的第二導通端子、與第二節點連接的控制端子；以及

節點控制部，其控制所述第一及第二節點的電位，

所述節點控制部包含控制晶體管，所述控制晶體管與所述第一及第二節點的至少一方對應地設置，通過第一導通端子控制所對應的節點的電位，

所述控制晶體管具有：

被提供有第一控制信號的控制端子，其中，所述第一控制信號是所述控制信號之中的、至少在通常動作時成為截止電平的控制信號；以及

被提供有第二控制信號的第二導通端子，其中，所述第二控制信號是所述控制信號之中的、在所述第一控制信號為導通電平時成為截止電平的控制信號；其中

所述第一控制信號是在全導通輸出時成為導通電平的全導通控制信號，

所述第二控制信號是在初始化時成為導通電平的初始化信號、所述全導通控制信號的否定信號、以及在移位開始時成為導通電平的啟動信號中的任一個。

2.如權利要求1所述的移位寄存器，其特征在于，

所述節點控制部包含如下晶體管作為所述控制晶體管：

第一控制晶體管，其與所述第一節點對應地設置，經由第一導通端子控制所述第一節點的電位；以及

第二控制晶體管，其與所述第二節點對應地設置，經由第一導通端子控制所述第二節點的電位。

3.如權利要求1所述的移位寄存器，其特征在于，

所述控制晶體管與所述第二節點對應地設置，

所述第一控制信號是在全導通輸出時成為導通電平的全導通控制信號，

所述第二控制信號是在移位開始時成為導通電平的啟動信號、以及所述全導通控制信號的否定信號中的任一個。

4.如權利要求1所述的移位寄存器，其特征在于，

所述節點控制部還包含：

第一晶體管，其與所述單位電路的輸入信號對應地將所述第一節點的電位控制為導通電平；

第二晶體管，其與所述第二節點的電位對應地將所述第一節點的電位控制為截止電平；

第三晶體管，其與所述輸入信號對應地將所述第二節點的電位控制為截止電平；以及

第四晶體管，其與所述單位電路的第二時鐘信號對應地將所述第二節點的電位控制為導通電平。

5.如權利要求4所述的移位寄存器，其特征在于，

所述節點控制部還包含：

第五晶體管，其與在初始化時成為導通電平的初始化信號對應地將所述第二節點的電位控制為導通電平；以及

具有與所述第二節點連接的第一導通端子、施加了截止電位的第二導通端子、與所述輸出端子連接的控制端子的晶體管，

所述單位電路還包括：與在全導通輸出時成為導通電平的全導通控制信號對應地將所述輸出端子的電位控制為導通電平的晶體管。

6.如權利要求5所述的移位寄存器，其特征在于，

所述第一晶體管與所述輸入信號對應地將所述全導通控制信號的否定信號提供到所述第一節點。

7.如權利要求5所述的移位寄存器，其特征在于，

所述節點控制部還包含：

與所述全導通控制信號的否定信號對應地將導通電位供給到所述第一晶體管的晶體管；

具有與所述第二節點連接的導通端子、與第三節點連接的導通端子、被提供有所述全導通控制信號的否定信號的控制端子的晶體管；以及

與所述全導通控制信號對應地將所述第二節點的電位控制為截止電平的晶體管，

所述第二晶體管的控制端子、所述第四晶體管的第二導通端子及所述第五晶體管的第二導通端子與所述第三節點連接。