[發明專利]基于近似寄存器訪問規范的代碼執行的運行時間并行化

在審

• 申請號: 201680020747.0
• 申請日: 2016-02-04
• 公開（公告）號: CN107430509A
• 公開（公告）日: 2017-12-01
• 發明（設計）人: 諾姆·米茲拉希;阿爾貝托·曼德勒;莎伊·科倫;喬納森·弗里德曼
• 申請（專利權）人: 森蒂彼得塞米有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38;G06F9/00
• 代理公司: 北京安信方達知識產權代理有限公司11262
• 代理人: 楊明釗,周靖

1.一種方法，包括：

在處理程序代碼的指令的處理器中處理所述指令的第一段；

使用由所述指令對寄存器訪問的近似規范，識別在所述第一段中的一個或更多個目的寄存器，并使所述目的寄存器的相應值僅在驗證了根據所述近似規范所述值對由所述指令的第二段讀出是有效的時才可用于所述第二段；以及

使用從所述第一段變得可用的所述值，至少部分地與所述第一段的處理并行地處理所述第二段。

2.根據權利要求1所述的方法，其中，處理所述第二段包括在所述值變得可用之前處理所述第二段中的根據所述近似規范不依賴于所述值的至少一個指令。

3.根據權利要求1所述的方法，其中，驗證目的寄存器的值對由所述第二段讀出是有效的包括驗證在對所述目的寄存器的最后寫入之前的所述第一段中的所有條件分支指令被解析。

4.根據權利要求1所述的方法，其中，驗證目的寄存器的值對由所述第二段讀出是有效的包括驗證對所述目的寄存器的最后寫入已在所述第一段中被完全或推測地實行。

5.根據權利要求1所述的方法，其中，驗證所述值對由所述第二段讀出是有效的包括驗證在所述第一段中對所述目的寄存器中的任一個的最后寫入指令已被完全或推測地實行。

6.根據權利要求1-5中的任一項所述的方法，其中，對所述第二段的處理被執行，而不向所述第二段提供流控制軌跡和記分板中的至少一個。

7.根據權利要求1-5中的任一項所述的方法，其中，對所述第二段的處理被執行，而不向所述第一段提供流控制軌跡。

8.根據權利要求1-5中的任一項所述的方法，其中，處理所述第二段包括繼續所述第二段的處理，而不管出現在所述第一段中的分支誤預測。

9.根據權利要求1-5中的任一項所述的方法，且包括響應于識別出所述第一段對所述近似規范的違反而刷新所述第二段。

10.根據權利要求9所述的方法，其中，所述違反包括寫入根據所述近似規范不應被寫入的寄存器或寫入寄存器比在所述近似規范中為所述寄存器指定的寫入次數多的次數。

11.根據權利要求9所述的方法，其中，所述違反包括對所述第一段的刷新。

12.根據權利要求9所述的方法，其中，只有當在所述第一段中的引起所述違反的所述目的寄存器的值實際上在所述第二段中被使用時，才執行響應于所述違反而刷新所述第二段。

13.根據權利要求1-5中的任一項所述的方法，且包括響應于識別出所述第一段未能到達所述程序代碼中的預定位置而刷新所述第二段。

14.根據權利要求13所述的方法，其中，識別出所述第一段未能到達所述預定位置包括檢測到對所述第一段的處理到達被預定義為用于調用一個或更多個后續段的并行化點的指令。

15.根據權利要求13所述的方法，其中，識別出所述第一段未能到達所述預定位置包括檢測到對所述第一段的處理已經處理了多于所述程序代碼的預定量。

16.根據權利要求1-5中的任一項所述的方法，其中，使所述值對由所述第二段讀出變得可用包括預測所述值中的至少一個，并且當所述值中的所述至少一個根據所述近似規范變得有效時，驗證所述預測是正確的。

17.根據權利要求16所述的方法，且包括響應于發現所述預測不正確而刷新所述第二段。

18.一種處理器，包括：

執行流水線，所述執行流水線被配置為執行程序代碼的指令；以及

并行化電路，所述并行化電路被配置為調用第一硬件線程來處理所述指令的第一段，使用由所述指令對寄存器訪問的近似規范來識別在所述第一段中的一個或更多個目的寄存器，使所述目的寄存器的相應值僅在驗證了所述值根據所述近似規范對由所述指令的第二段讀出是有效的時才可用于處理所述第二段的第二硬件線程，以便使用所傳送的值至少部分地與處理所述第一段并行地通過所述第二硬件線程處理所述第二段。

19.根據權利要求18所述的處理器，其中，所述并行化電路被配置為在所述值變得可用之前調用所述第二線程來處理所述第二段中的根據所述近似規范不依賴于所述值的至少一個指令。