[發(fā)明專(zhuān)利]用于增強(qiáng)在三維存儲(chǔ)器結(jié)構(gòu)中的開(kāi)態(tài)電流的金屬-半導(dǎo)體合金區(qū)域

有效

• 申請(qǐng)?zhí)枺?/td>: 201680015925.0
• 申請(qǐng)日: 2016-03-31
• 公開(kāi)（公告）號(hào): CN107431071B
• 公開(kāi)（公告）日: 2020-09-08
• 發(fā)明（設(shè)計(jì)）人: R.沙蘭格帕尼;R.S.馬卡拉;S.科卡;T.庫(kù)博;J.阿里耀西;G.馬塔米斯
• 申請(qǐng)（專(zhuān)利權(quán)）人: 桑迪士克科技有限責(zé)任公司
• 主分類(lèi)號(hào): H01L27/11524
• 分類(lèi)號(hào): H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邱軍

1.一種單片三維存儲(chǔ)器器件，包括：

包含半導(dǎo)體材料的襯底；

包括位于所述襯底的半導(dǎo)體材料之上的絕緣層和導(dǎo)電層的交替層的堆疊體；

延伸穿過(guò)所述堆疊體的存儲(chǔ)器開(kāi)口；

位于所述存儲(chǔ)器開(kāi)口內(nèi)的半導(dǎo)體溝道；

位于所述存儲(chǔ)器開(kāi)口內(nèi)的存儲(chǔ)器膜；以及

位于所述襯底的半導(dǎo)體材料與所述半導(dǎo)體溝道之間并與兩者接觸的金屬-半導(dǎo)體合金區(qū)域，

其中：

所述金屬-半導(dǎo)體合金區(qū)域包括所述半導(dǎo)體材料和至少一個(gè)金屬元素的合金；

所述至少一個(gè)金屬元素包括多個(gè)金屬元素；

所述金屬-半導(dǎo)體合金區(qū)域包括在所述多個(gè)金屬元素之中的第一金屬元素和第二金屬元素的可變組分；

所述第一金屬元素的濃度隨著與在所述襯底的半導(dǎo)體材料和所述金屬-半導(dǎo)體合金區(qū)域之間的界面的距離增大而減小；并且

所述第二金屬元素的濃度隨著與在所述襯底的半導(dǎo)體材料和所述金屬-半導(dǎo)體合金區(qū)域之間的所述界面的所述距離增大而增大。

2.根據(jù)權(quán)利要求1所述的單片三維存儲(chǔ)器器件，其中，

所述半導(dǎo)體溝道包括位于所述存儲(chǔ)器膜內(nèi)的垂直延伸的管狀部分，和具有水平厚度并且與所述金屬-半導(dǎo)體合金區(qū)域的頂表面接觸的水平部分；并且

所述襯底的半導(dǎo)體材料包括以下各項(xiàng)至少一個(gè)：

半導(dǎo)體晶片的上部部分；

位于所述半導(dǎo)體晶片的上部部分之上或者位于非半導(dǎo)體襯底的上部部分之上的半導(dǎo)體材料層；

在所述半導(dǎo)體晶片中或者在所述半導(dǎo)體材料層中的摻雜半導(dǎo)體阱；以及

位于所述半導(dǎo)體晶片中或者位于所述半導(dǎo)體材料層中的摻雜半導(dǎo)體源極線(xiàn)。

3.根據(jù)權(quán)利要求1所述的單片三維存儲(chǔ)器器件，其中，

在所述襯底的半導(dǎo)體材料與所述金屬-半導(dǎo)體合金區(qū)域之間的垂直界面所在的平面穿過(guò)所述存儲(chǔ)器膜的水平部分從開(kāi)口的側(cè)壁橫向偏移；并且

所述金屬-半導(dǎo)體合金區(qū)域至少部分地嵌入在所述襯底的半導(dǎo)體材料內(nèi)。

4.根據(jù)權(quán)利要求1所述的單片三維存儲(chǔ)器器件，其中至少一個(gè)金屬元素從鈷、釕和鎢中選擇，所述半導(dǎo)體材料包括硅，并且所述金屬-半導(dǎo)體合金區(qū)域包括所述至少一個(gè)金屬元素的金屬硅化物。

5.根據(jù)權(quán)利要求1所述的單片三維存儲(chǔ)器器件，其中在所述金屬-半導(dǎo)體合金區(qū)域和所述半導(dǎo)體溝道之間的界面的至少部分位于所述存儲(chǔ)器膜的底表面之上。

6.根據(jù)權(quán)利要求5所述的單片三維存儲(chǔ)器器件，其中，

延伸穿過(guò)所述存儲(chǔ)器膜的水平部分中的開(kāi)口的所述金屬-半導(dǎo)體合金區(qū)域的第一部分具有第一寬度；

位于所述存儲(chǔ)器膜的底表面之下的所述金屬-半導(dǎo)體合金區(qū)域的第二部分具有第二寬度；并且

所述第二寬度大于所述第一寬度。

7.根據(jù)權(quán)利要求6所述的單片三維存儲(chǔ)器器件，其中所述金屬-半導(dǎo)體合金區(qū)域和所述半導(dǎo)體溝道之間的所述界面的外圍與所述存儲(chǔ)器膜的水平部分中的開(kāi)口的側(cè)壁接觸，或者所述金屬-半導(dǎo)體合金區(qū)域和所述半導(dǎo)體溝道之間的所述界面的外圍位于所述存儲(chǔ)器膜的水平部分之上。

8.根據(jù)權(quán)利要求1所述的單片三維存儲(chǔ)器器件，其中，

所述單片三維存儲(chǔ)器器件是垂直NAND存儲(chǔ)器器件；

所述導(dǎo)電層包括所述垂直NAND存儲(chǔ)器器件的分別的字線(xiàn)，或者電連接到所述垂直NAND存儲(chǔ)器器件的分別的字線(xiàn)；

所述襯底包括硅襯底；

所述垂直NAND存儲(chǔ)器器件包括在所述硅襯底之上的單片三維NAND串的陣列；

NAND串的三維陣列的第一器件級(jí)中的至少一個(gè)存儲(chǔ)器單元位于所述NAND串的三維陣列的第二器件級(jí)中的另一個(gè)存儲(chǔ)器單元之上；

所述硅襯底包含集成電路，所述集成電路包括位于其上的所述存儲(chǔ)器器件的驅(qū)動(dòng)器電路；并且

所述NAND串的三維陣列的包括：

多個(gè)半導(dǎo)體溝道，其中所述多個(gè)半導(dǎo)體溝道中的每一個(gè)的至少一個(gè)端部部分包括實(shí)質(zhì)上垂直于所述襯底的頂表面延伸的半導(dǎo)體溝道；以及

多個(gè)電荷儲(chǔ)存元件，每個(gè)電荷儲(chǔ)存元件定位為相鄰于所述多個(gè)半導(dǎo)體溝道中的相應(yīng)的一個(gè)。