[發(fā)明專利]使用二維和一維同步陣列的兩級(jí)向量規(guī)約

在審

• 申請(qǐng)?zhí)枺?/td>: 201680015115.5
• 申請(qǐng)日: 2016-02-25
• 公開(kāi)（公告）號(hào): CN107408291A
• 公開(kāi)（公告）日: 2017-11-28
• 發(fā)明（設(shè)計(jì)）人: M·肖艾布;劉劼;S·維卡塔拉曼尼
• 申請(qǐng)（專利權(quán)）人: 微軟技術(shù)許可有限責(zé)任公司
• 主分類號(hào): G06T1/20
• 分類號(hào): G06T1/20
• 代理公司: 北京市金杜律師事務(wù)所11256
• 代理人: 王茂華

1.一種系統(tǒng)，包括：

多個(gè)第一處理器元件，所述多個(gè)第一處理器元件被配置為使用第一函數(shù)處理第一數(shù)據(jù)集和第二數(shù)據(jù)集以生成第三數(shù)據(jù)集，并且使用第二函數(shù)處理所述第三數(shù)據(jù)集以生成輸出元素，所述多個(gè)第一處理器元件按二維脈動(dòng)陣列被布置，使得所述多個(gè)第一處理器元件中的一個(gè)或多個(gè)第一處理器元件被配置為從一個(gè)或多個(gè)第一相鄰第一處理器元件接收輸入，并且向一個(gè)或多個(gè)第二相鄰第一處理器元件傳輸輸出；以及

多個(gè)第二處理器元件，所述多個(gè)第二處理器元件被配置為聚合所述輸出元素以至少部分地生成第四數(shù)據(jù)集，所述多個(gè)第二處理器元件按一維陣列被布置。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，還包括傳感器模塊，所述傳感器模塊被配置為捕獲與一個(gè)或多個(gè)圖像相對(duì)應(yīng)的數(shù)據(jù)，并且朝著所述多個(gè)第一處理器元件傳輸所述一個(gè)或多個(gè)圖像，所述第一數(shù)據(jù)集與所述一個(gè)或多個(gè)圖像相關(guān)聯(lián)。

3.根據(jù)權(quán)利要求1或2中任一項(xiàng)所述的系統(tǒng)，其中所述第二數(shù)據(jù)集與濾波器相關(guān)聯(lián)。

4.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的系統(tǒng)，其中所述多個(gè)第一處理器元件被配置為從存儲(chǔ)器區(qū)取回所述第一數(shù)據(jù)集，所述第一數(shù)據(jù)集和所述第三數(shù)據(jù)集在所述系統(tǒng)處被本地處理，而不向所述存儲(chǔ)器區(qū)傳輸數(shù)據(jù)或者從所述存儲(chǔ)器區(qū)取回附加數(shù)據(jù)。

5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的系統(tǒng)，其中所述多個(gè)第一處理器元件按多個(gè)行被布置，所述多個(gè)行中的第一行與所述第一數(shù)據(jù)集中的第一元素相關(guān)聯(lián)。

6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的系統(tǒng)，其中所述多個(gè)第一處理器元件按多個(gè)列被布置，所述多個(gè)列中的第一列與所述第二數(shù)據(jù)集的第一元素相關(guān)聯(lián)。

7.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的系統(tǒng)，其中所述多個(gè)第一處理器元件中的一個(gè)或多個(gè)第一處理器元件被配置為順序地處理所述第一數(shù)據(jù)集中包括的多個(gè)元素。

8.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的系統(tǒng)，其中所述多個(gè)第一處理器元件中的一個(gè)或多個(gè)第一處理器元件被配置為：使用所述第二數(shù)據(jù)集中包括的多個(gè)第二元素來(lái)順序地處理所述第一數(shù)據(jù)集中包括的第一元素。

9.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的系統(tǒng)，其中所述多個(gè)第一處理器元件和所述多個(gè)第二處理器元件中的一個(gè)或多個(gè)處理器元件是可修改的，以修改生成所述輸出元素和所述第四數(shù)據(jù)集中的一項(xiàng)或多項(xiàng)的速率。

10.一種移動(dòng)設(shè)備，包括：

傳感器模塊，所述傳感器模塊被配置為捕獲與圖像相對(duì)應(yīng)的數(shù)據(jù)；

存儲(chǔ)器區(qū)，所述存儲(chǔ)器區(qū)存儲(chǔ)用于處理與所述圖像相關(guān)聯(lián)的第一數(shù)據(jù)集的計(jì)算機(jī)可執(zhí)行指令；

第一處理器陣列，所述第一處理器陣列被配置為執(zhí)行所述計(jì)算機(jī)可執(zhí)行指令以：

使用第二數(shù)據(jù)集將第一函數(shù)應(yīng)用于所述第一數(shù)據(jù)集，以生成第三數(shù)據(jù)集；以及

將第二函數(shù)應(yīng)用于所述第三數(shù)據(jù)集以生成輸出元素，所述第一處理器陣列中的一個(gè)或多個(gè)處理器元件被配置為從一個(gè)或多個(gè)第一相鄰處理器元件接收輸入，并且向一個(gè)或多個(gè)第二相鄰處理器元件傳輸輸出；以及

第二處理器陣列，所述第二處理器陣列被配置為執(zhí)行所述計(jì)算機(jī)可執(zhí)行指令，來(lái)聚合所述輸出元素以至少部分地生成第四數(shù)據(jù)集。

11.根據(jù)權(quán)利要求10所述的移動(dòng)設(shè)備，其中所述第一處理器陣列被配置為從存儲(chǔ)器區(qū)取回所述第一數(shù)據(jù)集，所述第一數(shù)據(jù)集和所述第三數(shù)據(jù)集在所述移動(dòng)設(shè)備處被本地處理，而不向所述存儲(chǔ)器區(qū)傳輸數(shù)據(jù)或者從所述存儲(chǔ)器區(qū)取回附加數(shù)據(jù)。

12.根據(jù)權(quán)利要求10或11中任一項(xiàng)所述的移動(dòng)設(shè)備，其中所述第一處理器陣列按多個(gè)行和多個(gè)列被布置，所述多個(gè)行中的一個(gè)或多個(gè)行與一個(gè)或多個(gè)第一數(shù)據(jù)集中的相應(yīng)元素相關(guān)聯(lián)，并且所述多個(gè)列中的一個(gè)或多個(gè)列與所述第二數(shù)據(jù)集中的相應(yīng)元素相關(guān)聯(lián)。

13.根據(jù)權(quán)利要求10到12中任一項(xiàng)所述的移動(dòng)設(shè)備，其中所述第一處理器陣列中的一個(gè)或多個(gè)處理器元件被配置為順序地處理所述第一數(shù)據(jù)集中包括的多個(gè)元素。

14.根據(jù)權(quán)利要求10到13中任一項(xiàng)所述的移動(dòng)設(shè)備，其中所述多個(gè)第一處理器元件中的一個(gè)或多個(gè)第一處理器元件被配置為：使用所述第二數(shù)據(jù)集中包括的多個(gè)第二元素來(lái)順序地處理所述第一數(shù)據(jù)集中包括的第一元素。