[發明專利]用于存儲器的非對稱輸入/輸出接口的裝置及方法

有效

• 申請號: 201680012666.6
• 申請日: 2016-04-27
• 公開（公告）號: CN107408086B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: D·甘斯;B·朔貝爾;M·S·蔡
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/40
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

本發明揭示用于存儲器的非對稱輸入/輸出接口的裝置及方法。示例性裝置可包含接收器及發射器。所述接收器可經配置以接收具有第一電壓擺動且具有第一轉換速率的第一數據信號。所述發射器可經配置以提供具有第二電壓擺動且具有第二轉換速率的第二數據信號，其中所述第一電壓擺動及所述第二電壓擺動是不同的，且其中所述第一轉換速率及所述第二轉換速率是不同的。

背景技術

大多數電子系統包含經由連接彼此通信的多個器件，所述連接例如上方安裝有所述器件的印刷電路板上的導電跡線或連接單一裸片上的集成電路的不同區域的導電跡線。雖然電子系統中包含的各種器件可在內部以不同速度操作，但在所述器件之間發生的通信可基于系統時鐘而操作。此系統時鐘可確定主機系統的輸入/輸出(I/O)速度且還可能受系統中的最緩慢器件限制。對于一些器件(例如邏輯器件)，快速系統時鐘可不造成問題，因為所述器件的內部組件(例如，晶體管)可基于高于系統時鐘的時鐘速率而操作。然而，對于其它器件，開始達到其最大內部操作速度的系統時鐘開始對I/O操作造成問題。

各種器件的內部操作速度之間的差異可受其相應制造過程影響。例如，可針對操作速度優化用來制造邏輯器件(例如，系統單芯片、處理器、控制器等)的邏輯制造過程。針對操作速度優化的邏輯制造過程因此可產生能夠以高時鐘速率執行的晶體管及電路。制造過程因此提供可顯示快速切換時間及急劇轉換速率(sharp slew rate)的快速晶體管。晶體管還可對輸入電壓改變更為敏感。因此，按邏輯制造過程建立的器件可具有能夠檢測到以小電壓擺動為特性的輸入信號的敏感輸入電路。此外，此類器件的輸出電路可能夠以快速轉換速率驅動具大電壓擺動的信號。

另一方面，其它器件可具有相對較緩慢晶體管，此可導致相對較緩慢內部操作速率及I/O速率。例如，可使用針對數據保持而非晶體管速度優化的存儲器制造過程來制造存儲器。因此，按存儲器制造過程建立的晶體管可需要例如用于啟用/禁用晶體管且可以相對較緩慢轉換速率驅動信號的較大電壓。因而，與邏輯器件相比，輸入電路可需要具較大電壓擺動的輸入信號使得可靠地檢測輸入。此外，輸出電路可以相對緩慢轉換速率驅動大電壓擺動信號。因為輸入電路及輸出電路經類似處理，所以其可按慣例經設計以檢測并發射具類似電壓擺動的信號。因此，輸出電路能夠達到的最大I/O速率可歸因于轉換速率而受限。

發明內容

在一方面中，本發明是一種裝置，所述裝置包括：接收器，其經配置以接收具有第一電壓擺動及第一轉換速率的第一數據信號；及發射器，其經配置以提供具有第二電壓擺動及第二轉換速率的第二數據信號，其中所述第一電壓擺動及所述第二電壓擺動是不同的，且所述第一轉換速率及所述第二轉換速率是不同的。

在另一方面中，本發明是一種方法，所述方法包括：在第二器件處從第一器件接收第一數據，其中所述第一數據具有第一電壓擺動；及將第二數據從所述第二器件提供到所述第一器件，其中所述第二數據具有第二電壓擺動且其中所述第一電壓擺動及所述第二電壓擺動是不同的。

在又一方面中，本發明是一種方法，所述方法包括下列步驟：在第二器件處從第一器件接收具有第一轉換速率的第一數據；及將具有第二轉換速率的第二數據從所述第二器件提供到所述第一器件。

在再一方面中，本發明是一種裝置，所述裝置包括非對稱收發器，所述非對稱收發器經配置以接收具有第一電壓擺動的第一數據信號，且提供具有第二電壓擺動的第二數據信號，其中所述第一電壓擺動及所述第二電壓擺動是不同的。

從下文具體實施方式及附圖，所屬領域的技術人員將明白本發明的其它方面、特征、目的及優點。然而，應理解，具體實施方式及特定實例是以說明且非限制的方式給出。在不脫離本發明的精神的情況下，可在本發明的范圍內進行諸多改變及修改，且本發明包含所有此類修改。

附圖說明

圖1是根據本發明的系統。

圖2是根據本發明的裝置的框圖。

圖3是根據本發明的收發器的示意圖。