[發(fā)明專利]半導體存儲裝置的改寫方法以及半導體存儲裝置

有效

• 申請?zhí)枺?/td>: 201680012430.2
• 申請日: 2016-03-02
• 公開（公告）號: CN107430889B
• 公開（公告）日: 2020-09-01
• 發(fā)明（設計）人: 永井裕康
• 申請（專利權）人: 松下半導體解決方案株式會社
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 安香子

包括：第一改寫步驟，向多個位線以及多個源極線的雙方施加預充電電壓；第二改寫步驟，向選擇位線或選擇源極線的任一方施加改寫電壓；第三改寫步驟，向選擇位線以及選擇源極線的雙方施加改寫電壓；第四改寫步驟，向選擇位線或選擇源極線的任一方施加預充電電壓；以及第五改寫步驟，向選擇位線以及選擇源極線的雙方施加預充電電壓。

技術領域

本公開涉及，半導體存儲裝置的改寫方法以及半導體存儲裝置。

背景技術

半導體存儲裝置，用于嵌入設備、計算機或信息通信設備等。近幾年，為了實現(xiàn)半導體存儲裝置的大容量化、小型化、高速改寫、高速讀出以及工作的低耗電化，而廣泛地進行技術開發(fā)。

特別是，將電阻變化元件作為存儲元件利用的電阻變化存儲器(ReRAM：ResistiveRandom Access Memory)的特征是，與以往的閃存相比，能夠以高速且低消耗電力進行改寫。

電阻變化元件是，具有電阻值因電信號而可逆變化的性質，還能夠存儲與電阻變化元件的可逆變化的電阻值對應的數據的元件。

作為利用了電阻變化元件的半導體存儲裝置，一般周知的半導體存儲裝置是，在被配置為正交的字線和位線的交點的位置，將MOS(Metal Oxide Semiconductor)晶體管和電阻變化元件串聯(lián)連接的所謂1T1R型的存儲器單元以矩陣狀陣列配置的半導體存儲裝置。

而且，若半導體存儲裝置成為細微化，則MOS晶體管的尺寸變小，MOS晶體管的氧化膜成為薄膜化。據此，TDDB(Time Dependent Dielectric Breakdown)或HCI(Hot CarrierInjection)等的特性惡化。因此，向MOS晶體管難以施加高電壓。例如，向1.1V系MOS晶體管難以施加3V的偏壓。

于是，專利文獻1示出，用于向MOS晶體管施加高電壓的方法。具體而言，向MOS晶體管的漏極以及源極施加預充電電壓。據此，施加到MOS晶體管的柵極的施加偏壓大幅度地降低，成為針對基于半導體存儲裝置的細微化的問題的有效手段。

(現(xiàn)有技術文獻)

(專利文獻)

專利文獻1：日本特開2011－248953號公報

發(fā)明內容

發(fā)明要解決的問題

然而，例如，在作為從向MOS晶體管的漏極以及源極施加預充電電壓的狀態(tài)，同時施加寫入電壓的方式的同時脈沖方式中，會有因布線延遲等而施加寫入電壓的定時錯開的情況。據此，在同時脈沖方式中，用于使電阻變化元件的電阻值變化的施加脈沖的波形不穩(wěn)定。如此，存在的問題是，波形不穩(wěn)定的施加脈沖(以下，稱為波形不穩(wěn)定型的施加脈沖)發(fā)生多個，施加脈沖寬度的不均勻增大。

鑒于所述問題，本公開提供在因布線延遲等而施加寫入電壓的定時錯開時，能夠抑制多個波形不穩(wěn)定型的施加脈沖的發(fā)生以及施加脈沖寬度的不均勻的半導體存儲裝置的改寫方法以及半導體存儲裝置。

解決問題所采用的手段

為了解決所述問題，本公開的實施方案之一涉及的半導體存儲裝置的改寫方法，所述半導體存儲裝置具備存儲器單元陣列、多個字線、多個位線、以及多個源極線，在從所述多個字線中將至少一個字線選擇為選擇字線、且從所述多個位線中將至少一個位線選擇為選擇位線、且從所述多個源極線中將至少一個源極線選擇為選擇源極線時，包括：第一改寫步驟，向所述多個位線以及所述多個源極線的雙方施加預充電電壓；第二改寫步驟，向所述選擇位線或所述選擇源極線的任一方施加改寫電壓；第三改寫步驟，向所述選擇位線以及所述選擇源極線的雙方施加改寫電壓；第四改寫步驟，向所述選擇位線或所述選擇源極線的任一方施加預充電電壓；以及第五改寫步驟，向所述選擇位線以及所述選擇源極線的雙方施加預充電電壓。