[發明專利]用于放大器的裝置和方法

有效

• 申請號: 201680011537.5
• 申請日: 2016-01-27
• 公開（公告）號: CN107258054B
• 公開（公告）日: 2021-01-12
• 發明（設計）人: A·A·M·尤塞夫;P·S·S·古德姆;E·R·沃利;潘東玲;L-C·常
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03F1/52
• 分類號: H03F1/52;H03F3/193
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張曦

1.一種用于放大器的裝置，包括：

PMOS晶體管，被配置為放大輸入信號并且生成所述放大器的輸出信號；

退化電感器，被配置為減小所述放大器的增益；

第一保護二極管，被配置為限制所述放大器的輸入端子與供電電壓之間的電壓差；

一個或多個主保護二極管，被配置為在地面與所述供電電壓之間的電壓差超過第一閾值電壓時限制地面與所述供電電壓之間的所述電壓差；以及

鉗位電路，被配置為在所述供電電壓與地面之間的電壓差超過第二閾值電壓時限制所述供電電壓與地面之間的所述電壓差。

2.根據權利要求1所述的裝置，其中所述第一保護二極管進一步被配置為限制所述PMOS晶體管的柵極端子與源極端子之間的電壓差。

3.根據權利要求1所述的裝置，其中所述第一保護二極管耦合在所述PMOS晶體管的源極端子與所述PMOS晶體管的柵極端子之間。

4.根據權利要求1所述的裝置，其中所述第一保護二極管進一步被配置為保護所述PMOS晶體管的柵/源結。

5.根據權利要求1所述的裝置，進一步包括：

電阻器，與所述第一保護二極管串聯耦合。

6.根據權利要求1所述的裝置，其中所述退化電感器耦合在所述PMOS晶體管的源極端子與所述供電電壓之間。

7.根據權利要求1所述的裝置，進一步包括：

第二保護二極管，被配置為限制所述放大器的所述輸入端子與所述放大器的輸出端子之間的電壓差。

8.根據權利要求7所述的裝置，其中所述第二保護二極管進一步被配置為限制所述PMOS晶體管的柵極端子與所述PMOS晶體管的漏極端子之間的電壓差。

9.根據權利要求7所述的裝置，其中所述第二保護二極管耦合在所述PMOS晶體管的柵極端子與所述PMOS晶體管的漏極端子之間。

10.根據權利要求1所述的裝置，進一步包括：

NMOS晶體管，被配置為基于所述輸入信號生成所述放大器的所述輸出信號，其中所述放大器是CMOS放大器。

11.根據權利要求10所述的裝置，進一步包括：

第三保護二極管，被配置為限制所述放大器的所述輸入端子與所述NMOS晶體管的源極端子之間的電壓差。

12.一種用于放大器的裝置，包括：

用于經由PMOS晶體管放大輸入信號并且生成所述放大器的輸出信號的部件；

用于減小所述放大器的增益的部件；

用于限制所述放大器的輸入端子與供電電壓之間的電壓差的部件；

用于在地面與所述供電電壓之間的電壓差超過第一閾值電壓時限制地面與所述供電電壓之間的所述電壓差的部件；以及

用于在所述供電電壓與地面之間的電壓差超過第二閾值電壓時限制所述供電電壓與地面之間的所述電壓差的部件。

13.根據權利要求12所述的裝置，其中用于限制所述電壓差的所述部件還限制所述PMOS晶體管的柵極端子與源極端子之間的電壓差。

14.根據權利要求12所述的裝置，進一步包括：

用于限制所述放大器的所述輸入端子與所述放大器的輸出端子之間的電壓差的部件。

15.根據權利要求14所述的裝置，其中用于限制所述電壓差的所述部件還限制所述PMOS晶體管的柵極端子與漏極端子之間的電壓。