[發(fā)明專利]用于從存儲(chǔ)器位胞元讀取數(shù)據(jù)的存儲(chǔ)器系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 201680010147.6
• 申請日: 2016-02-02
• 公開（公告）號: CN107251147B
• 公開（公告）日: 2018-10-30
• 發(fā)明（設(shè)計(jì)）人: F·I·阿塔拉;K·A·柏曼;D·J·W·昂基納;鄭志勛;H·H·阮
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/418
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 楊林勳

本發(fā)明公開用于采用P型場效應(yīng)晶體管PFET讀取端口的存儲(chǔ)器位胞元的讀取輔助電路。本發(fā)明還公開相關(guān)存儲(chǔ)器系統(tǒng)和方法。已觀察到，隨著節(jié)點(diǎn)技術(shù)的大小按比例縮小，PFET驅(qū)動(dòng)電流(即，驅(qū)動(dòng)強(qiáng)度)超出用于類似尺寸的FET的N型FET NFET驅(qū)動(dòng)電流。在這點(diǎn)上，在一個(gè)方面中，需要提供具有與NFET讀取端口相對的PFET讀取端口的存儲(chǔ)器位胞元來增加對所述存儲(chǔ)器位胞元的存儲(chǔ)器讀取時(shí)間，并且由此改進(jìn)存儲(chǔ)器讀取性能。為了緩解或避免可能會(huì)在讀取所述存儲(chǔ)器位胞元時(shí)發(fā)生的讀取擾亂條件，為具有PFET讀取端口的存儲(chǔ)器位胞元提供讀取輔助電路。

優(yōu)先權(quán)申請

本申請案主張于2015年2月23日申請且標(biāo)題是“用于采用P型場效應(yīng)晶體管(PFET)讀取端口的存儲(chǔ)器位胞元的讀取輔助電路以及相關(guān)存儲(chǔ)器系統(tǒng)和方法(READ-ASSISTCIRCUITS FOR MEMORY BIT CELLS EMPLOYING A P-TYPE FIELD-EFFECT TRANSISTOR(PFET)READ PORT(S),AND RELATED MEMORY SYSTEMS AND METHODS)”的第62/119,756號美國臨時(shí)專利申請案的優(yōu)先權(quán)，所述申請案以全文引用的方式并入本文中。

本申請案還主張于2015年9月23日申請且標(biāo)題是“用于采用P型場效應(yīng)晶體管(PFET)讀取端口的存儲(chǔ)器位胞元的讀取輔助電路以及相關(guān)存儲(chǔ)器系統(tǒng)和方法(READ-ASSIST CIRCUITS FOR MEMORY BIT CELLS EMPLOYING A P-TYPE FIELD-EFFECTTRANSISTOR(PFET)READ PORT(S),AND RELATED MEMORY SYSTEMS AND METHODS)”的第14/862,712號美國專利申請案的優(yōu)先權(quán)，所述申請案以全文引用的方式并入本文中。

技術(shù)領(lǐng)域

本發(fā)明的技術(shù)大體上涉及采用用于讀取并寫入數(shù)據(jù)的可尋址靜態(tài)存儲(chǔ)器位胞元的存儲(chǔ)器系統(tǒng)，且更確切地說，涉及用于在從位胞元讀取時(shí)緩解讀取擾亂條件的讀取輔助電路。

背景技術(shù)

電源電壓(即，Vdd)調(diào)節(jié)是所有市場細(xì)分內(nèi)(范圍從片上系統(tǒng)(SoC)中的小型嵌入核心到大型多核心服務(wù)器)用于最大化處理器能效的有效技術(shù)。當(dāng)減少基于處理器的系統(tǒng)中的電源電壓以節(jié)約電力時(shí)，對參數(shù)變化的電路延遲靈敏度放大，從而最終導(dǎo)致電路故障。這些電路故障限制基于處理器的系統(tǒng)的最小工作電源電壓和最大能效。在當(dāng)前基于處理器的系統(tǒng)設(shè)計(jì)中，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)高速緩存和/或寄存器堆會(huì)限制最小工作電源電壓。SRAM高速緩存和寄存器堆位胞元采用接近最小大小的晶體管來最大化容量。由于不相關(guān)參數(shù)變化(例如，隨機(jī)摻雜劑波動(dòng)、線邊緣粗糙度)與晶體管柵極面積的平方根成反比，因此對于存儲(chǔ)器位胞元讀取、寫入并保持?jǐn)?shù)據(jù)的最小工作電壓來說存在廣泛差異。