[發明專利]絕緣柵功率半導體裝置以及用于制造這種裝置的方法

有效

• 申請號: 201680007485.4
• 申請日: 2016-01-12
• 公開（公告）號: CN107251198B
• 公開（公告）日: 2020-08-14
• 發明（設計）人: L.德-米奇伊里斯;C.科瓦斯塞
• 申請（專利權）人: ABB電網瑞士股份公司
• 主分類號: H01L21/225
• 分類號: H01L21/225;H01L29/06;H01L29/08;H01L29/66;H01L29/739
• 代理公司: 北京市漢坤律師事務所 11602
• 代理人: 王菲;張濤

絕緣柵功率半導體裝置(1)具有發射極側(22)與集電極側(27)之間的(n?)摻雜漂移層(5)。溝槽柵電極(7)具有溝槽底部(76)和溝槽橫向側(75)，并且延伸到溝槽深度(77)。p摻雜第一保護枕(8)覆蓋溝槽底部(76)。n摻雜第二保護枕(9)在其溝槽橫向側(75)處環繞溝槽柵電極(7)。第二保護枕(9)在第一深度(90)(其是溝槽深度(77)的至少一半)中具有最大摻雜濃度，其中第二保護枕的摻雜濃度朝發射極側(22)從最大摻雜濃度降低到不超過最大摻雜濃度的一半的值。n摻雜增強層(95)在第二深度(97)(其比第一深度(90)低)中具有最大摻雜濃度，其中摻雜濃度在第二深度(97)與第一深度(90)之間具有局部摻雜濃度最小數。

技術領域

本發明涉及功率電子學領域，以及更具體來說涉及根據獨立權利要求1所述的用于制造絕緣柵功率半導體裝置的方法或者涉及同樣根據獨立權利要求8的導言所述的裝置。

背景技術

圖1中示出如從EP 0795911 A2已知的現有技術絕緣柵雙極晶體管(IGBT)。現有技術裝置包括有源單元，其中不同導電類型的層按照下列順序處于發射極側22上的發射極電極2和與發射極側22相對的集電極側27上的集電極電極25之間：(n+)摻雜源極層3、p摻雜基極層4(其接觸發射極電極25)、n摻雜增強層95、(n-)摻雜漂移層5、(n+)摻雜緩沖層55和p摻雜集電極層6。

溝槽柵電極7布置在發射極側22上，發射極側22包括柵極層70和第一電絕緣層72，其包圍并且因而將柵極層70與漂移層5、基極層4和源極層3分隔。第二絕緣層74布置在柵極層70與發射極電極2之間。溝槽柵電極7從發射極側22一直延伸到布置了溝槽底部76的溝槽深度77，其具有從溝槽底部76延伸到發射極側22的溝槽橫向側75。p摻雜第一保護枕（pillow）8覆蓋溝槽底部76。

如在EP 0795911 A2中所述，通過首先植入（implant）并且擴散N摻雜劑以用于創建增強層95來創建現有技術裝置。增強層95具有比漂移層5要高的摻雜濃度。然后，植入并且擴散P摻雜劑以用于創建p摻雜基極層4。然后通過使用抗蝕劑掩模植入并且擴散N摻雜劑來創建n+源極層3。隨后，在源極層3之上以及部分在基極層4之上施加氧化膜以用于蝕刻溝槽柵電極7的開口，其在深度方向上向下延伸到漂移層5。這時在溝槽底部中植入P摻雜劑。然后，蝕刻掉（etch away）氧化膜，以及在溝槽表面上形成熱氧化膜(用于形成絕緣層72)，其然后填充有摻雜由N雜質的多晶硅以用于創建導電柵極層70。多晶硅深蝕刻到溝槽的開口，從而使多晶硅埋入溝槽中。然后表面通過第二絕緣層74來覆蓋，第二絕緣層74然后通過作為另一個掩模的抗蝕劑層來覆蓋，抗蝕劑層覆蓋除了小開放區以外的源極區域3、溝槽之上的區域，小開放區位于與基極層4(其也未覆蓋)緊鄰。然后在未覆蓋抗蝕劑掩模區蝕刻掉第二絕緣層74，因而將第二絕緣層74保持在柵極層70以及源極層3的相鄰部分之上。然后，在第二絕緣層74的未覆蓋區上施加AlSi，通過所述AlSi層（其形成發射極電極2），基極層4和源極層3短接。

n型增強層95改進PIN效應，增加等離子體濃度，并且降低通態損耗。但是，具有高摻雜增強層95的這種現有技術裝置將遭受與標準溝槽IGBT相比更壞的SOA和擊穿電壓。當有源單元附近的載流子濃度通過這種增強層95來增強時，具有這種增強層95的IGBT由于更高安全操作區(SOA)和更低通態損耗而與沒有增強層的現有技術IGBT相比是優良的。

但是，在n增強/p-基極結95、4處的電場也增加。因此，實際增強層摻雜濃度限制到小于的值，以防止過度電場并且因此防止阻斷性能和關斷SOA的降級。如圖3所示，通態電壓V_{CE, on}對于更高摻雜濃度有利地降低。這意味著對于擊穿電壓，增強層的摻雜濃度越低則越好，而對于通態電壓則反之亦然，其中摻雜濃度的上限在擊穿電壓崩潰的點處。

增強層允許通態(V_CE,on)的顯著降低，并且其益處對增強層95的更大摻雜濃度(N_D,enh)甚至更重要。但是，增強摻雜濃度越大，則IGBT能夠維持的擊穿電壓(V_BD)越低。