[發明專利]具有法拉第籠的集成電路組件

有效

• 申請號: 201680006046.1
• 申請日: 2016-01-04
• 公開（公告）號: CN107210285B
• 公開（公告）日: 2019-09-27
• 發明（設計）人: M·A·施圖貝爾
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L27/12;H01L21/84
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;崔卿虎

一種集成電路組件形成有絕緣層、半導體層、有源器件、第一、第二和第三導電互連層以及多個導電通孔。絕緣層具有第一表面和第二表面。第二表面位于第一表面下方。襯底層已經從第二表面被去除。半導體層具有第一表面和第二表面。半導體層的第一表面接觸絕緣層的第一表面。有源器件形成在半導體層的區域中。第一導電互連層形成導電環。第二導電互連層在導電環和半導體層的區域上方形成第一導電板。第三導電互連層在導電環和半導體層的區域下方形成第二導電板。多個導電通孔將導電環電耦合到第一導電板和第二導電板。導電環、第一導電板、第二導電板和多個導電通孔在有源器件周圍形成法拉第籠。

相關申請的交叉引用

本申請是2014年5月7日提交的美國申請號14/272,261的部分繼續申請，美國申請號14/272,261是2013年3月27日提交的美國專利申請號13/851,926、現在是美國專利號8,748,245的繼續申請，所有這些的全部內容出于所有目的通過引用并入本文。本申請還涉及2014年8月4日提交的美國申請號14/451,342中的公開內容，其全部內容出于所有目的通過引用并入本文。

背景技術

在集成電路中，金屬線路通常將各個電路元件連接在一起。這種金屬互連的性質嚴重影響集成電路產品的性能和成本。例如，大多數集成電路工藝提供多級金屬互連，以便允許電路布局的最大靈活性。這種布局靈活性允許設計人員最小化集成電路的尺寸，例如降低產品的成本。

圖1中示出了具有兩級金屬互連的典型的電路布局的示例。該布局包括兩個金屬氧化物半導體場效應晶體管(MOSFET)240。隔離邊緣235和柵極指240g限定晶體管。晶體管240中的一個晶體管具有兩個柵極指240g，一個晶體管具有三個柵極指。柵極形狀240g和隔離邊緣235確定晶體管的源極區域和漏極區域(分別為240s和240d)。兩個晶體管240的漏極240d通過接觸件245、第一金屬線250、金屬間通孔270和第二金屬線280電連接在一起。兩個晶體管的源極區域240s通過接觸件245和第一金屬線250單獨地連接。如果晶體管240中的一個晶體管是n溝道MOSFET，另一個晶體管是p溝道MOSFET，則圖1的布局可以是例如互補金屬氧化物半導體(CMOS)反相器。

在大多數多級金屬化方案中，為了將上級金屬線連接到下級金屬線或晶體管電極(源極、漏極和柵極)，必須使用所有的中間金屬層和接觸件或通孔。這可以在圖1中看出，其中第二級金屬線280通過第一金屬層250和金屬/擴散接觸件245連接到晶體管漏極240d。因此，為了將源極指240連接在一起，例如，金屬線250在晶體管區域外部行進以避免將晶體管源極240s和漏極240d短接在一起。這增加了布局的高度，從而增加了布局的面積。此外，該布局的寬度由所接觸的第一金屬線的最小節距、或所接觸的源極/漏極區域的最小節距(取較大者)決定。如果所接觸的第一金屬線的最小節距是兩個節距中的較大的節距，則這種布局的寬度可以通過替代的金屬化方案來減小。注意，所接觸的金屬線的最小節距可以通過光刻或其他工藝考慮來確定，或者可以通過電遷移關注或其他考慮/關注來確定。

金屬互連層的電阻(每單位長度)和電容(每單位面積)通常對集成電路的性能有直接的影響。所使用的互連結構和材料轉而影響互連線的電阻和電容。例如，給定的互連線與半導體襯底之間的電容、或兩條互連線之間的電容隨著它們之間的垂直距離的增加而減小。如果多個互連層可用，則可以通過將它們的節點放置在其之間具有更大垂直間隔的金屬層上來降低臨界電容。

為了說明這些寄生電容的起源，圖1的布局的截面如圖2所示。例如柵極240g與漏極區域240d之間的寄生電容(柵極-漏極電容)以及源極240s與漏極240d區域之間的寄生電容(截止狀態電容)部分地由互連結構確定。例如，第一金屬線250與源極區域240s之間的交疊區域形成截止狀態寄生電容290的分量。接觸金屬245與晶體管柵極240g之間的電容貢獻于總的柵極-漏極寄生電容。因此，金屬化方案和布局對電路寄生電容有影響，從而影響電路性能。