[發(fā)明專利]包混淆和包轉發(fā)

有效

• 申請?zhí)枺?/td>: 201680004966.X
• 申請日: 2016-02-26
• 公開（公告）號: CN107113239B
• 公開（公告）日: 2020-03-31
• 發(fā)明（設計）人: 萬濤;彼得·艾斯伍德·史密斯;童文
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L12/741
• 分類號: H04L12/741
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 王仲凱

1.一種包混淆方法，應用于第一網絡節(jié)點，包括：

從第二網絡節(jié)點接收數據包，所述數據包具有路由頭部部分和有效載荷部分；

對所述路由頭部部分執(zhí)行第一混淆以生成混淆的路由頭部部分；

對至少所述有效載荷部分執(zhí)行第二混淆以生成混淆的有效載荷部分；

將所述混淆的路由頭部部分與所述混淆的有效載荷部分進行組合以形成混淆的數據包；

使用所述混淆的路由頭部部分來識別轉發(fā)規(guī)則條目，其中，所述混淆的路由頭部部分與所述轉發(fā)規(guī)則條目唯一地關聯(lián)；以及

根據所述轉發(fā)規(guī)則條目來向下一跳網絡節(jié)點發(fā)送所述混淆的數據包。

2.根據權利要求1所述的方法，其中，所述第二混淆包括僅對所述有效載荷部分進行混淆以生成混淆的有效載荷部分。

3.根據權利要求1所述的方法，其中，所述第二混淆包括對所述路由頭部部分和所述有效載荷部分進行混淆以生成混淆的有效載荷部分。

4.根據權利要求1所述的方法，還包括生成混淆的安全頭部部分，所述混淆的安全頭部部分包括用于驗證所述混淆的數據包的完整性的認證數據。

5.根據權利要求1所述的方法，其中，執(zhí)行所述第一混淆包括使用第一密鑰來生成混淆的路由頭部部分。

6.根據權利要求1所述的方法，其中，執(zhí)行所述第二混淆包括使用第二密鑰來生成混淆的有效載荷部分。

7.一種包轉發(fā)方法，其特征在于，應用于未配置有包混淆函數和密鑰的網絡節(jié)點，且所述方法包括：

接收混淆的數據包，所述混淆的數據包包括混淆的路由信息；

使用混淆的路由信息從多個轉發(fā)規(guī)則條目中識別轉發(fā)規(guī)則條目，其中，所述轉發(fā)規(guī)則條目用于識別數據包將要被轉發(fā)至的下一跳網絡節(jié)點；以及

根據所述轉發(fā)規(guī)則條目來向下一跳網絡節(jié)點發(fā)送所述混淆的數據包。

8.根據權利要求7所述的方法，其中，所述混淆的數據包包括所述混淆的路由信息和混淆的路由頭部部分。

9.根據權利要求8所述的方法，其中，所述混淆的路由頭部部分與所述轉發(fā)規(guī)則條目唯一地關聯(lián)。

10.根據權利要求7所述的方法，其中，發(fā)送所述混淆的數據包包括在不修改所述混淆的數據包的情況下轉發(fā)所述混淆的數據包。

11.根據權利要求7所述的方法，其中，所述轉發(fā)規(guī)則條目與通過網絡的流相關聯(lián)。

12.根據權利要求7所述的方法，其中，所述轉發(fā)規(guī)則條目與目的地地址相關聯(lián)。

13.一種包混淆設備，包括：

發(fā)送器；

處理器，所述處理器耦接至存儲器和所述發(fā)送器，其中，所述存儲器包括計算機可執(zhí)行指令，所述計算機可執(zhí)行指令存儲在非暫態(tài)計算機可讀介質中使得所述計算機可執(zhí)行指令當由所述處理器執(zhí)行時使所述處理器：

使用包混淆函數來混淆路由信息；

根據所混淆的路由信息來生成多個轉發(fā)規(guī)則條目；

將所述多個轉發(fā)規(guī)則條目中的至少一個轉發(fā)規(guī)則條目發(fā)送給網絡中的至少一個第一網絡節(jié)點；

將所述包混淆函數發(fā)送給所述網絡中的至少一個第二網絡節(jié)點；以及

將去混淆函數發(fā)送給所述網絡中的至少一個第三網絡節(jié)點。

14.根據權利要求13所述的設備，其中，混淆所述路由信息包括使用密鑰。

15.根據權利要求14所述的設備，其中，所述存儲器包括用于使所述處理器將所述密鑰發(fā)送給至少一個網絡節(jié)點的計算機可執(zhí)行指令。