[發明專利]一種內存訪問方法以及計算機系統

有效

• 申請號: 201680004227.0
• 申請日: 2016-03-17
• 公開（公告）號: CN108027765B
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 鄒喬莎;肖世海;楊偉
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F12/06
• 分類號: G06F12/06
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 王仲凱

一種內存訪問方法，用于降低內存訪問延時，該方法包括：內存控制器獲取訪問隊列中的第二訪問請求(408)，其中，所述訪問隊列中至少包括第一訪問請求以及所述第二訪問請求，所述第二訪問請求中包括第二行地址以及第二列地址；所述內存控制器確定所述第二行地址命中第二地址范圍(409)，其中，所述第二地址范圍中的第三行地址指向的行處于激活狀態，所述第二行地址與所述第三行地址不同；所述內存控制器根據所述第二訪問請求向所述控制電路發送第二訪問指令(410)，所述第二訪問指令中包含有所述第二列地址以及第二行偏移，其中，所述第二行偏移為所述第二行地址與所述第三行地址的偏移量。

技術領域

本發明涉及通信領域，尤其涉及一種內存訪問方法以及計算機系統。

背景技術

在現有的計算機系統中，內存通常由動態隨機存取存儲器(DRAM，Dynamic RandomAccess Memory)組成。在由非易失性存儲器(non-volatile memory，NVM)組成的內存的情況下，NVM接在標準雙倍數據速率(Double Data Rate，DDR)總線上的。在NVM中，具有一部分可以被內存控制器通過雙倍數據速率(Double Data Rate，DDR)總線訪問的寄存器空間，寄存器空間通常包含：配置寄存器空間、請求完成隊列、請求隊列、數據buffer等。

在NVM作為內存的情況下，內存控制器訪問NVM的過程中，通常采用訪問DRAM的訪問方法對NVM的寄存器進行訪問。具體的，在訪問過程中，內存控制器需要發送行激活指令和列激活指令去訪問數據。例如，內存控制器在訪問NVM中的某個寄存器時，首先需要發送行激活指令，以對待訪問的寄存器所在的行進行激活操作，然后再對被激活的行中的相應的列執行激活操作，以確定待訪問寄存器的存儲位置。由于內存控制器處理每個訪問請求都需發送激活指令，導致內存訪問過程中的訪問延時較大、訪問效率不高。

發明內容

本申請提供了一種內存訪問方法以及計算機系統，可以降低內存訪問延時。

本申請第一方面提供一種內存訪問方法，所述方法應用于計算機系統，所述計算機系統包括內存控制器以及內存，所述內存包括控制電路和多個寄存器。所述內存控制器獲取訪問隊列中的第二訪問請求，其中，所述訪問隊列中至少包括第一訪問請求以及所述第二訪問請求，所述第二訪問請求中包括第二行地址以及第二列地址，所述第二行地址以及所述第二列地址用于指示所述第二訪問請求待訪問的所述多個寄存器中的第二寄存器在所述內存中的位置。在獲取所述第二訪問請求之后，所述內存控制器確定所述第二行地址命中第二地址范圍。其中，所述第二地址范圍中的第三行地址指向的行處于激活狀態，所述第二行地址與所述第三行地址不同，所述第三行地址是所述內存控制器根據第一訪問請求中的第一行地址確定的行地址。所述第一訪問請求為所述內存控制器在處理所述第二訪問請求之前處理的訪問請求，所述第一行地址為所述第一訪問請求訪問的所述多個寄存器中的第一寄存器在所述內存中的行地址。所述內存控制器根據所述第二訪問請求向所述內存中的所述控制電路發送第二訪問指令，所述第二訪問指令中包含有所述第二列地址以及第二行偏移。其中，所述第二行偏移為所述第二行地址與所述第三行地址的偏移量。在獲得所述第二訪問指令之后，所述控制電路根據所述第三行地址以及所述第二行偏移確定所述第二行地址，并根據所述第二列地址以及所述第二行地址對所述第二寄存器執行訪問操作。

在本發明實施例中，當內存控制器獲取訪問隊列中的第二訪問請求時，內存控制器可以先根據第二訪問請求中的第二行地址判斷第二行地址是否命中第二地址范圍。其中，第二地址范圍中的第三行地址處于激活狀態，且第二地址范圍是根據所述第三行地址以及設定的偏移范圍確定的。在內存控制器確定第二訪問請求中的第二行地址命中第二地址范圍的情況下，所述內存控制器向所述內存中的控制電路發送第二訪問指令，以使控制電路能夠根據所述第三行地址以及第二訪問指令中攜帶的第二列地址、第二行地址偏移對所述第二訪問請求待訪問的第二寄存器進行訪問操作。