[實用新型]一種NandFLASH走線拓撲結構

有效

• 申請號: 201621195748.2
• 申請日: 2016-11-07
• 公開（公告）號: CN206312139U
• 公開（公告）日: 2017-07-07
• 發明（設計）人: 孫驥;龐艷艷
• 申請（專利權）人: 上海飛斯信息科技有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及一種拓撲結構，具體是一種Nand FLASH 走線拓撲結構。

背景技術

隨著固態存儲容量的增加，導致一塊PCB板需要放置更多的Nand Flash芯片以增加容量。然而對于PCB設計工程師而言如何在有限的空間和大量芯片連接的情況下尋找一種可靠的拓撲結構成為設計者的一大難題。

當前設計Nand Flash通常都使用傳統的樹型走線（如圖1）結構或者使用Fly-by結構（如圖2）。樹型這種結構的缺點是，當芯片的一個通道中需要加載超過4片flash且走線空間不能夠完全滿足樹型結構需要的繞等長要求。Fly-by結構在芯片不支持讀寫平衡功能是會存在時序問題，通常這種結構有一個芯片的Stub會比較長對信號質量造成很大的影響。此時為了滿足設計需求我們需要找到一種新的走線方式在保證信號完整性的情況下能夠在有限的空間內將Nand Flash的等長做好。

發明內容

本實用新型的目的在于提供一種Nand FLASH 走線拓撲結構，以解決上述背景技術中提出的問題。

為實現上述目的，本實用新型提供如下技術方案：

一種Nand FLASH 走線拓撲結構，包括多個Nand Flash芯片，所述多個Nand Flash芯片并排擺放，連接線LineA1、LineA2、LineA3和LineAA4將多個Nand Flash芯片連接到一起。

作為本實用新型再進一步的方案：所述連接線LineA1、LineA2、LineA3和LineAA4是等長的。

與現有技術相比，本實用新型的有益效果是：本實用新型走線方式能夠減短stub，能夠達到速率200M或更高的信號質量要求，且繞線長度短于傳統的樹型結構。讓Layout工程師能夠在有限的空間內完成多片Nand Flash的走線工作。通過這種方式能夠滿足Nand Flash對信號質量的要求解決狹小空間內樹型結構繞線不出的情況。增進產品質量減小Layout工程師工作壓力和工作量。

附圖說明

圖1為Nand FLASH 走線拓撲結構的第一現有結構圖。

圖2為Nand FLASH 走線拓撲結構的第二現有結構圖。

圖3為本實用新型的結構圖。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述。

請參閱圖1～3，本實用新型實施例中，一種Nand FLASH 走線拓撲結構，包括多個Nand Flash芯片，所述多個Nand Flash芯片并排擺放，連接線LineA1、LineA2、LineA3和LineAA4將多個Nand Flash芯片連接到一起。所述連接線LineA1、LineA2、LineA3和LineAA4是等長的。

如圖1所示的傳統T型結構，在這種結構中為了保證信號的時序。我們必須將LineA1-A3之間做成等長、LineB1-B2之間等長、LineB3-B4之間等長，而且在Layout時必須控制好分支點的位置。這種走線方法造成走線占用大量的位置，在密集的板子無法實現。

如圖2所示的是Fly-by的走線拓撲，這種拓撲結構在Nandflash中會在成Nan1的Stub過長影響信號質量。若果芯片不支持讀寫平衡也會存在很大的時序問題。

如圖3所示將拓撲結構改進后我們只需要將芯片并排擺放，以保證LineA1-A4是等長即可，這樣大大減小了因分支點過多造成的繞線長度和空間。信號第一個到達Nand3這樣相比Fly-by減小了一半的Stub長度從而將信號質量進行提升。

對于本領域技術人員而言，顯然本實用新型不限于上述示范性實施例的細節，而且在不背離本實用新型的精神或基本特征的情況下，能夠以其他的具體形式實現本實用新型。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本實用新型的范圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內的所有變化囊括在本實用新型內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。

此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。