[實用新型]高速差分放大電路

有效

• 申請號: 201621123250.5
• 申請日: 2016-10-14
• 公開（公告）號: CN206164483U
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 劉雄
• 申請（專利權）人: 廣州昌鈺行信息科技有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 南京正聯知識產權代理有限公司32243
• 代理人: 顧伯興

技術領域

本實用新型涉及放大電路領域，尤其是一種高速差分放大電路。

背景技術

CMOS 器件：指的是采用互補金屬氧化物半導體工藝 (Complementary Metal Oxide Semiconductor) 制造出來的平面型場三端器件，可用來做開關或放大等。包括P型MOS管和N型MOS管，所以被稱為互補金屬氧化物半導體工藝。也有單獨的P型金屬氧化物半導體工藝和N型金屬氧化物半導體工藝，現在用的比較少。通常包括柵極 (Gate) ，源極 (Source) 和漏極 (Drain) 三個端口。柵極一般起控制作用。

放大電路，是指對輸入信號進行電壓或者電流或者功率放大的電路，而且該放大增益可在一定范圍內調節。一般芯片內部電壓放大的比較多，在某個特定頻率下，輸出的信號范圍和輸入信號的比值稱為增益。隨著輸入信號的增加，一般放大器的放大能力受到寄生電容等的影響下降。當輸入信號的增益降低到低頻增益的0.707或者降低3dB時，該頻率稱為該放大器的帶寬。帶寬越高，該放大器能放大信號的頻率范圍越高。差分電路指輸入信號是差分信號，一邊信號變大，另外一邊信號變小，反之亦然。差分電路的輸出可以是單端也可以是雙端差分。

一般的增益可調節放大電路如圖1所示，一個可變電阻Rs接在兩個NMOS管M1和M2的源極中間，起到負反饋的作用；使得增益可近似為MOS管漏極和源極之間的電阻的比；這種電路的線性度比較好，增益是兩個電阻的比值，比較穩定，不隨工藝角變化，輸出負載決定了該放大電路的帶寬，因此該放大電路不適合應用于高速電路，實用性低，適用范圍窄。

發明內容

為了解決上述技術問題，本實用新型的目的是提供一種放大性能穩定的高速差分放大電路。

本實用新型所采用的技術方案是：一種高速差分放大電路，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一電容、第二電容、第一電流源和第二電流源，所述第一NMOS管和第二NMOS管的柵極分別為高速差分放大電路的第一差分輸入端和第二差分輸入端，所述第一NMOS管的源極、第二NMOS管的源極分別通過第一電流源、第二電流源接地，所述第一NMOS管的漏極、第二NMOS管的漏極分別與第三NMOS管的源極、第四NMOS管的源極連接，所述第三NMOS管的柵極、第四NMOS管的柵極分別通過第一電阻、第二電阻連接電源，所述第三NMOS管的漏極、第四NMOS管的漏極分別連接電源，所述第一電容連接在第三NMOS管的柵極和源極之間，所述第二電容連接在第四NMOS管的柵極和源極之間，所述第一NMOS管的漏極和第二NMOS管的漏極分別為高速差分放大電路的第一差分輸出端和第二差分輸出端。

進一步地，所述高速差分放大電路還包括第三電阻，所述第一NMOS管的源極與第三電阻的一端連接，所述第三電阻的另一端與第二NMOS管的源極連接。

進一步地，所述高速差分放大電路還包括第三電容，所述第三電容與第三電阻并聯。

本實用新型的有益效果是：本實用新型高速差分放大電路通過第一NMOS管和第二NMOS管組成的差分輸入對管、第三NMOS管和第四NMOS管組成的差分輸出負載，結合第一電容和第二電容實現差分信號放大，不僅電路結構簡單，而且放大性能良好，適用于高速電路，實用性強，適用范圍廣。

附圖說明

下面結合附圖對本實用新型的具體實施方式作進一步說明：

圖1是現有技術的電路圖；

圖2是本實用新型高速差分放大電路實施例一的電路圖；

圖3是本實用新型高速差分放大電路實際使用時的電路圖；

圖4是本實用新型高速差分放大電路實施例二的電路圖；

圖5是本實用新型高速差分放大電路實施例三的電路圖。

具體實施方式

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

實施例一