[實用新型]一種低功率消耗的測試信號源

有效

• 申請號: 201620959815.7
• 申請日: 2016-08-28
• 公開（公告）號: CN206523533U
• 公開（公告）日: 2017-09-26
• 發明（設計）人: 付關軍
• 申請（專利權）人: 山東華芯電子有限公司
• 主分類號: G01R1/28
• 分類號: G01R1/28
• 代理公司: 東莞市神州眾達專利商標事務所(普通合伙)44251
• 代理人: 陳世洪

技術領域

本發明涉及電路測試技術領域，具體涉及一種低功率消耗的測試信號源。

背景技術

時序電路需要處理的信號為大動態范圍的交變電流信號。但目前的主流測試設備并不配備高速交流電流型信號源，所以在進行量產測試時，很難進行交流測試。有些廠商因此而放棄交流測試，在量產測試過程中只進行直流測試，從而導致芯片測試的覆蓋率大大降低。有些廠商為了保證測試覆蓋率，購買定制的專用測試信號源，但由于定制測試設備的成本較高，從而導致大大提高了芯片的測試成本。

發明內容

針對上述現有技術，本發明目的在于提供，解決現有技術功耗高且通用性低等技術問題。

為達到上述目的，本發明采用的技術方案如下：

一種低功率消耗的測試信號源，包括：

振蕩器電路，其輸出時鐘信號，其中至少包括由場效應晶體管構成的三條電流路徑；

偏置電流生成電路，其輸出具有固定偏置的電流；

調制電路，其兩個輸入端分別連接到所述振蕩器電路和所述偏置電流生成電路的輸出端，其用所述時鐘信號調制所述電流，并輸出交變電流信號；

還包括匹配電路，接收調制電路輸出的交變電流信號并輸出相關交變電流信號。

上述方案中，所述調制電路包括第一NMOS管，其漏極連接到所述偏置電流生成電路的輸出端，其柵極連接到所述振蕩器電路的輸出端，其源極連接到所述調制電路的輸出端。

上述方案中，所述第一NMOS管的源極通過第一電阻連接到所述調制電路的輸出端。

上述方案中，所述調制電路還包括第二NMOS管，其柵極通過反相器連接到所述振蕩器電路的輸出端，其漏極連接到所述偏置電流生成電路的輸出端，其源極通過串聯連接的第二電阻和二極管連接型的第三NMOS管接地。

上述方案中，所述振蕩器電路，包括

觸發電路，用于產生振蕩器信號，其中該觸發電路包括至少一條電流路徑；

供電電路，具有第一電流路徑、第二電流路徑和第三電流路徑；

電流鏡，用于把通過第二電流路徑的電流鏡像到第一電流路徑、第三電流路徑和觸發電路的至少一條電流路徑中；

第一電流路徑中的第一場效應晶體管，其中該第一場效應晶體管構造用于，基于第一柵極電壓在飽和下運行；

第二電流路徑中的第二場效應晶體管，其和第一場效應晶體管不同地被確定大小，其中該第二場效應晶體管構造用于，基于第一柵極電壓在飽和下運行；

第二電流路徑中的第三場效應晶體管，其中該第三場效應晶體管構造用于，基于第二柵極電壓在強反轉下和在線性區域內運行；和第三電流路徑中的第四場效應晶體管，其中該第四場效應晶體管構造用于，基于第二柵極電壓在強反轉下和在飽和下運行。

與現有技術相比，本發明的有益效果：功耗低且提供頻率匹配。

附圖說明

圖1為本發明的模塊示意圖；

圖2為本發明觸發電路原理示意圖；

圖3為本發明供電電路原理示意圖。

具體實施方式

本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。

下面結合附圖對本發明做進一步說明：

實施例1

本發明還包括電平抑制電路，其包括第一節點，所述第一節點通過第四PMOS管連接到輔助電源并且通過第五NMOS管接地，所述第四PMOS管和第五NMOS管的柵極均連接到輔助電源，其中，所述第一節點與所述振蕩器電路的使能端相連接。所述偏置電流生成電路包括串聯連接的第六和第七PMOS管，所述第六PMOS管的源極連接到輔助電源，所述第七PMOS管的漏極連接到所述偏置電流生成電路的輸出端，所述第六和第七PMOS管的柵極分別連接第一和第二偏置電壓，所述第一偏置電壓大于所述第二偏置電壓。

為了更高的通用性和低成本，本發明使用兩個緩沖寄存器和一個可編程延時器構成頻率匹配環，作為匹配電路，兩個緩沖寄存器輸入端均接收調制電路輸出的交變電流信號，其中一個緩沖寄存器的輸出端連接可編程延時器的輸入端，相關交變電流信號由可編程延時器的輸出信號和另一個緩沖寄存器的輸出信號共同構成。