[實用新型]一種基于FPGA的信號處理卡裝置

有效

• 申請號: 201620897826.7
• 申請日: 2016-08-18
• 公開（公告）號: CN206147602U
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 肖紅;賴坤全;周祿清;馬健濤
• 申請（專利權）人: 四川賽狄信息技術有限公司
• 主分類號: G06F13/20
• 分類號: G06F13/20;G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的信號處理卡裝置，其特征在于：包括FPGA1、FPGA2和FPGA3，所述FPGA1和FPGA2的型號均為XC7VX690T-2FFG1927I，所述FPGA3的型號為XC6SLX100-2FG484I，所述FPGA1和FPGA2之間通過4組獨立的GTH x4連接，所述FPGA1和FPGA3之間通過至少20對LVDS并行連接，所述FPGA2和FPGA3之間通過至少20對LVDS并行連接，所述FPGA3可對FPGA1和FPGA2進行啟動配置和在線加載，所述FPGA1還與一個FMC接口連接，所述FMC接口的LA/HA/HB信號均以LVDS差分對連接至FPGA1，每對LVDS差分鏈路數據率可達1.25Gbps，FPGA1、FPGA2、FPGA3、FMC的JTAG串成菊花鏈形式。

2.根據權利要求1所述的基于FPGA的信號處理卡裝置，其特征在于：所述FPGA1和FPGA2均外掛有至少兩組DDR3緩存，每組所述DDR3緩存容量為2Gbyte，每組DDR3的位寬大于或等于32位，每組DDR3緩存工作時鐘大于或等于400MHz。

3.根據權利要求1所述的基于FPGA的信號處理卡裝置，其特征在于：還包括一個SRIO交換芯片，所述FPGA1和FPGA2分別通過3組獨立的GTH x4通道與SRIO交換芯片連接。

4.根據權利要求3所述的基于FPGA的信號處理卡裝置，其特征在于：所述SRIO交換芯片為CPS1848芯片。

5.根據權利要求1所述的基于FPGA的信號處理卡裝置，其特征在于：還包括兩個光模塊，所述光模塊的型號為FTL410QE2C，每個光模塊分別以x4全雙工模式與FPGA2連接。

6.根據權利要求3所述的基于FPGA的信號處理卡裝置，其特征在于：還包括一個PowerPC，所述PowerPC的型號為T4080NXE7PQB，所述PowerPC配置有2路萬兆以太網和3路千兆以太網，所述PowerPC通過2路5Gbps的2 x SRIO與SRIO交換芯片連接，所述PowerPC的Local Bus信號全部連接至FPGA3。

7.根據權利要求6所述的基于FPGA的信號處理卡裝置，其特征在于：所述PowerPC外掛有兩組DDR3控制器，每路控制器設置有64位寬的DDR3數據接口，采用8Gbit的x16 DDR3 SDRAM進行字擴展。

8.根據權利要求1所述的基于FPGA的信號處理卡裝置，其特征在于：還包括電源分配網絡，用于向整板提供12V/5V工作電壓。

9.根據權利要求1所述的基于FPGA的信號處理卡裝置，其特征在于：包括至少8個指示燈，用于指示電源和整板的工作狀態。