[實用新型]降低MCU芯片待機功耗的系統

有效

• 申請號: 201620857595.7
• 申請日: 2016-08-09
• 公開（公告）號: CN206133459U
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 王翔
• 申請（專利權）人: 成都蓉芯微科技有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種降低MCU芯片待機功耗的系統，其特征在于：所述降低MCU芯片待機功耗的系統包括MCU芯片，所述MCU芯片包括用于待機時工作的超小規模異步電路、與所述超小規模異步電路相連的LDO穩壓器、與所述LDO穩壓器及所述超小規模異步電路相連的CPU、與所述LDO穩壓器相連的存儲器、與所述LDO穩壓器相連的數字功能模塊及與超小規模異步電路相連的模擬電路模塊，所述超小規模異步電路在所述MCU芯片進入待機時，完成所述MCU芯片所有功能引腳狀態的鎖存控制，關閉所述模擬電路模塊以及所述LDO穩壓器，并在外部喚醒事件產生時異步地響應并開啟所述LDO穩壓器及所述模擬電路模塊，同時釋放所有功能引腳的鎖存狀態。

2.根據權利要求1所述的降低MCU芯片待機功耗的系統，其特征在于：所述降低MCU芯片待機功耗的系統還包括與所述MCU芯片相連的VCC電源引腳、待機喚醒功能引腳及其余功能引腳。

3.根據權利要求2所述的降低MCU芯片待機功耗的系統，其特征在于：所述超小規模異步電路、所述LDO穩壓器及所述模擬電路模塊分別與所述VCC電源引腳相連，由寬范圍IO電源電壓供電，所述CPU、所述存儲器及所述數字功能模塊由芯片內核電路電源供電。

4.根據權利要求2所述的降低MCU芯片待機功耗的系統，其特征在于：所述超小規模異步電路使用高壓器件和異步電路來實現，所述超小規模異步電路還與所述待機喚醒功能引腳及所述其余功能引腳相連。

5.根據權利要求1所述的降低MCU芯片待機功耗的系統，其特征在于：所述模擬電路模塊內部設計了電源開關，當所述MCU芯片進入待機時，所述模擬電路模塊內部的電源開關都被關閉。