[實用新型]集成電路及用于相變非易失性存儲器器件的行解碼器電路有效
| 申請號： | 201620486731.6 | 申請日： | 2016-05-25 |
| 公開（公告）號： | CN205656857U | 公開（公告）日： | 2016-10-19 |
| 發明（設計）人： | M·帕索蒂;V·拉納 | 申請（專利權）人： | 意法半導體股份有限公司;意法半導體國際有限公司 |
| 主分類號： | G11C13/00 | 分類號： | G11C13/00 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 王茂華;呂世磊 |
| 地址： | 意大利阿格*** | 國省代碼： | 意大利;IT |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 集成電路 用于 相變 非易失性存儲器 器件 解碼器 電路 | ||
【說明書】：
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于意法半導體股份有限公司;意法半導體國際有限公司，未經意法半導體股份有限公司;意法半導體國際有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201620486731.6/2.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種含多羥基的三嗪環成碳劑的制備方法
- 下一篇：一種漫反射光電開關
