[實用新型]一種具有快速數(shù)據(jù)存儲功能的三維數(shù)據(jù)采集裝置

有效

• 申請?zhí)枺?/td>: 201620163947.9
• 申請日: 2016-03-03
• 公開（公告）號: CN205385538U
• 公開（公告）日: 2016-07-13
• 發(fā)明（設(shè)計）人: 王剛;吳岡;石磊;何艷;孫凱明;甄海濤;張宇;朱明清;王逸南
• 申請（專利權(quán)）人: 黑龍江省科學(xué)院自動化研究所
• 主分類號: H04N5/225
• 分類號: H04N5/225;H04N5/232
• 代理公司: 哈爾濱市陽光惠遠(yuǎn)知識產(chǎn)權(quán)代理有限公司 23211
• 代理人: 蔡巖巖

1.一種具有快速數(shù)據(jù)存儲功能的三維數(shù)據(jù)采集裝置，其特征在于，所述三維數(shù)據(jù)采集裝置包括CPU處理器(1)、DDR2數(shù)據(jù)存儲器(2)、光強(qiáng)檢測模塊(3)、數(shù)據(jù)量化編碼器(4)、CMOS控制器(5)、VGA控制器(6)、光柵生成裝置(7)、以太網(wǎng)接口控制器(8)和PWM波動控制器(9)；所述CPU處理器(1)的各信號輸入輸出端分別與DDR2數(shù)據(jù)存儲器(2)、光強(qiáng)檢測模塊(3)、數(shù)據(jù)量化編碼器(4)、CMOS控制器(5)、VGA控制器(6)、光柵生成裝置(7)、以太網(wǎng)接口控制器(8)和PWM波動控制器(9)的信號輸出輸入端對應(yīng)相連。

2.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述CPU處理器(1)的數(shù)據(jù)存儲控制信號交互端與DDR2數(shù)據(jù)存儲器(2)的信號交互端相連；所述CPU處理器(1)的光強(qiáng)信號輸入端與光強(qiáng)檢測模塊(3)的光強(qiáng)信號輸出端相連；所述CPU處理器(1)的編碼信號輸入端與數(shù)據(jù)量化編碼器(4)的編碼信號輸出端相連；所述CPU處理器(1)的CMOS控制信號輸出端與CMOS控制器(5)的控制信號輸入端相連；所述CPU處理器(1)的VGA控制信號輸出端與VGA控制器(6)的控制信號輸入端相連；所述CPU處理器(1)的光柵生成信號輸入端與光柵生成裝置(7)的信號輸出端相連；所述CPU處理器(1)的以太網(wǎng)控制信號輸出端與以太網(wǎng)接口控制器(8)的控制信號輸入端相連；所述CPU處理器(1)的PWM控制信號輸出端與PWM波動控制器(9)的信號輸入端相連。

3.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述DDR2數(shù)據(jù)存儲器(2)采用MT47H64M16HR芯片。

4.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述三維數(shù)據(jù)采集裝置還包括CMOS圖像采集單元(10)，VGA接口(11)、以太網(wǎng)接口(12)和LED光源(13)；所述CMOS圖像采集單元(10)的采集控制信號輸入端口與CMOS控制器(5)的采集控制信號輸出端相連；所述以太網(wǎng)接口(12)的控制信號輸入端與以太網(wǎng)接口控制器(8)的控制信號輸出端相連；所述LED光源(13)的控制信號輸入端與PWM波動控制器(9)的控制信號輸出端相連。

5.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述CPU處理器(1)采用FPGA系列芯片。

6.根據(jù)權(quán)利要求5所述三維數(shù)據(jù)采集裝置，其特征在于，所述CPU處理器(1)采用EP3C16F484C8芯片。