[實(shí)用新型]一種基于正反饋的堆疊結(jié)構(gòu)的射頻功率放大器

有效

• 申請(qǐng)?zhí)枺?/td>: 201620082094.6
• 申請(qǐng)日: 2016-01-26
• 公開（公告）號(hào): CN205320039U
• 公開（公告）日: 2016-06-15
• 發(fā)明（設(shè)計(jì)）人: 林俊明;章國(guó)豪;張志浩;余凱;黃亮
• 申請(qǐng)（專利權(quán)）人: 廣東工業(yè)大學(xué)
• 主分類號(hào): H03F1/32
• 分類號(hào): H03F1/32;H03F1/42;H03F1/52;H03F1/56;H03F3/19;H03F3/21;H03F3/24
• 代理公司: 廣州市南鋒專利事務(wù)所有限公司 44228
• 代理人: 劉媖

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種功率放大器，尤其涉及一種射頻功率放大器。

背景技術(shù)

射頻功率放大器是現(xiàn)代無(wú)線通信系統(tǒng)的重要組成部分，能將功率很小的射 頻信號(hào)無(wú)失真地進(jìn)行功率放大，進(jìn)而通過(guò)天線輻射出去。

隨著便攜式設(shè)備的功能模塊和現(xiàn)代通信系統(tǒng)的調(diào)制方式越來(lái)越復(fù)雜，如為 滿足不同用戶的使用需要，無(wú)線手機(jī)一般都支持兩種或兩種以上的網(wǎng)絡(luò)制式， 且為了滿足用戶的大數(shù)據(jù)要求，現(xiàn)代通信系統(tǒng)采用諸如QPSK等調(diào)制方式，這 要求應(yīng)用于新一代通信系統(tǒng)的功率放大器必須有著較高的功率效率、線性度與 帶寬。

另外，隨著便攜式設(shè)備的功能模塊越來(lái)越復(fù)雜，將各個(gè)功能模塊集成在一 塊芯片上，將大大縮短設(shè)備制造商的量產(chǎn)和加工時(shí)間，并減少在流片方面的資 金消耗，因此，如何減小芯片的有效面積和用廉價(jià)的工藝在單一芯片上實(shí)現(xiàn)整 個(gè)射頻模組具有重要的研究意義。

由于硅工藝是最為成熟的，也是成本最低、集成度最高且與多數(shù)無(wú)線收發(fā) 機(jī)的基帶處理部分工藝相兼容，因此，硅CMOS工藝是單片實(shí)現(xiàn)各個(gè)模塊集成 的理想方案，不過(guò)CMOS工藝自身存在著物理缺陷，如低擊穿電壓和較差的電 流能力等。工作于低電壓的功率放大器，需要通過(guò)減小負(fù)載阻值進(jìn)而增大電流 的方法來(lái)提高輸出功率，然后，這種方法使輸出匹配電路的設(shè)計(jì)變得異常困難。

在中國(guó)專利201510150849.1中，通過(guò)采用共源共柵結(jié)構(gòu)的射頻功率放大器 結(jié)構(gòu)來(lái)提升功率級(jí)的耐壓能力，然而共源共柵結(jié)構(gòu)的第二個(gè)晶體管的柵極因去 耦電容在交流時(shí)呈接地狀態(tài)。隨著輸入信號(hào)功率的增大，輸出的電壓信號(hào)也隨 著變大，從而會(huì)使該結(jié)構(gòu)最上層的晶體管最先出現(xiàn)擊穿問(wèn)題。另外，由于共源 共柵結(jié)構(gòu)中的兩個(gè)晶體管的輸出阻抗并不是最佳阻抗，所以輸出功率較小。

實(shí)用新型內(nèi)容

在中國(guó)專利201510150849.1中，射頻功率放大器采用共源共柵結(jié)構(gòu)，該結(jié) 構(gòu)能提高射頻功率放大器的耐壓能力。然而，這種結(jié)構(gòu)由于堆疊在最底下的晶 體管上面的晶體管的柵極的去耦電容的作用，晶體管的柵極在交流時(shí)呈接地狀 態(tài)，因此會(huì)導(dǎo)致該結(jié)構(gòu)中最上層的晶體管最先出現(xiàn)擊穿而最底下面的晶體管最 先出現(xiàn)進(jìn)入線性區(qū)的情況；另外，該結(jié)構(gòu)不能很好地保證每個(gè)晶體管的輸出阻 抗都為最佳阻抗，因此，該結(jié)構(gòu)輸出功率相對(duì)下降。本實(shí)用新型的的目的在于 克服以上現(xiàn)有技術(shù)的缺點(diǎn)，而提供一種基于正反饋的堆疊結(jié)構(gòu)的射頻功率放大 器。

本實(shí)用新型的具體技術(shù)方案為：

一種基于正反饋的堆疊結(jié)構(gòu)的射頻功率放大器，該射頻功率放大器包括輸 入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個(gè) 晶體管漏極源極相連堆疊起來(lái)的功率放大電路；其中，射頻信號(hào)源通過(guò)所述輸 入匹配電路連接所述功率放大電路的最底層的晶體管的柵極，所述偏置電路B 連接所述最底層晶體管的柵極；所述偏置電路A連接所述功率放大電路的除所 述最底層晶體管的其余晶體管的柵極；所述其余晶體管的柵極和源極之間連接 有反饋電容；所述功率放大電路最上層的晶體管的漏極通過(guò)所述輸出寬帶匹配 電路連接負(fù)載。本技術(shù)方案分別采用分離的偏置電路A，B對(duì)各晶體管進(jìn)行偏 置，其中偏置電路B為堆疊在最下層的晶體管提供合適的靜態(tài)工作點(diǎn)，而偏置 電路A為其余堆疊的晶體管提供合適的靜態(tài)工作點(diǎn)。輸入匹配電路將功率放大 電路的晶體管的阻抗轉(zhuǎn)換成信號(hào)源的源阻抗，完成共扼匹配，從而獲得最大的 射頻功率增益。為了使每個(gè)晶體管都能夠輸出最大功率，在每個(gè)堆疊的晶體管 的柵極與源極相連，從而提供一個(gè)合適的交流阻抗，使每個(gè)晶體管的輸出電壓 同相等幅疊加，使從每個(gè)晶體管的漏往負(fù)載方向看過(guò)去的阻抗為最優(yōu)阻抗；信 號(hào)從最上層的晶體管的漏極輸出，且經(jīng)過(guò)輸出寬帶匹配電路，傳輸?shù)截?fù)載端。 寬帶匹配電路將負(fù)載阻抗轉(zhuǎn)換成能使射頻功率放大器輸出最大功率時(shí)的最優(yōu) 阻抗。

優(yōu)選地，所述偏置電路A和偏置電路B由一個(gè)整合的偏置電路代替。

優(yōu)選地，所述最底層晶體管的源極直接接地。

優(yōu)選地，所述偏置電路B為電阻與晶體管組成的偏置電路，偏置電路A 為電阻分壓式偏置電路。偏置電路B為電阻與晶體管組成的偏置電路，精度高 且占芯面積小；偏置電路A為電阻分壓式偏置，這種偏置方式不僅有著良好的 溫度抑制系數(shù)，且易于集成。