[實用新型]一種基于DMA的基帶信號處理系統

有效

• 申請號: 201620028019.1
• 申請日: 2016-01-12
• 公開（公告）號: CN205304861U
• 公開（公告）日: 2016-06-08
• 發明（設計）人: 陳玉平
• 申請（專利權）人: 陳玉平
• 主分類號: H04L25/02
• 分類號: H04L25/02
• 代理公司: 深圳市合道英聯專利事務所(普通合伙) 44309
• 代理人: 廉紅果;鄧貴琴

1.一種基于DMA的基帶信號處理系統，其特征在于：包括高速總線、低 速總線、微處理器、內存、DMA單元、路由單元及多個DSP模塊，所述高速總 線用于提供連接微處理器、內存、DMA單元的高速數據通路，所述低速總線用 于提供連接微處理器、DSP模塊的低速數據通路，所述DMA單元通過路由單元 與DSP模塊進行數據傳輸。

2.如權利要求1所述的一種基于DMA的基帶信號處理系統，其特征在于： 所述DMA單元包括多個DMA讀控制器及多個DMA寫控制器，所述DMA讀 控制器和DMA寫控制器通過高速總線連接所述微處理器和內存，所述DMA讀 控制器和DMA寫控制器連接所述路由單元。

3.如權利要求2所述的一種基于DMA的基帶信號處理系統，其特征在于： 所述路由單元包括第一數據流路由器及第二數據流路由器，所述第一數據流路 由器分別連接所述DMA讀控制器和DSP模塊，所述第二數據流路由器分別連 接所述DMA寫控制器和DSP模塊。

4.如權利要求3所述的一種基于DMA的基帶信號處理系統，其特征在于： 每個所述的DSP模塊均具有一個控制接口、一個輸入接口及一個輸出接口，所 述DSP模塊的控制接口通過低速總線連接所述微處理器，其輸入接口連接所述 第一數據流路由器，其輸出接口連接所述第二數據流路由器。

5.如權利要求4所述的一種基于DMA的基帶信號處理系統，其特征在于： 所述第一數據流路由器和第二數據流路由器均具有多個輸入接口和輸出接口， 所述第一數據流路由器的輸入接口連接所述DMA讀控制器，所述第一數據流路 由器的輸出接口連接所述DSP模塊的輸入接口，所述第二數據流路由器的輸入 接口連接所述DSP模塊的輸出接口，所述第二數據流路由器的輸出接口連接所 述DMA寫控制器。

6.如權利要求5所述的一種基于DMA的基帶信號處理系統，其特征在于： 其還包括信號發送DSP模塊，所述信號發送DSP模塊具有一個控制接口及一個 輸入接口，所述信號發送DSP模塊的控制接口通過低速總線連接所述微處理器， 其輸入接口連接所述第一數據流路由器的輸出接口。

7.如權利要求5或6所述的一種基于DMA的基帶信號處理系統，其特征 在于：其還包括信號接收DSP模塊，所述信號接收DSP模塊具有一個控制接口 及一個輸出接口，所述信號接收DSP模塊的控制接口通過低速總線連接所述微 處理器，其輸出接口連接所述第二數據流路由器的輸入接口。

8.如權利要求1所述的一種基于DMA的基帶信號處理系統，其特征在于： 所述內存采用DRAM或SRAM芯片。