[發明專利]用于保護集成電路器件的系統和方法

有效

• 申請號: 201611273026.9
• 申請日: 2016-12-28
• 公開（公告）號: CN106960842B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: S·吉耶;T·波特伯夫;J-L·當熱
• 申請（專利權）人: 智能IC卡公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 李隆濤

1.一種用于保護集成電路(IC)器件(100)免受攻擊的系統，所述集成電路器件(100)包括具有正表面(20)和背表面(21)的襯底(102)，所述集成電路器件(100)進一步包括布置在所述襯底(102)的正表面(20)上方的正面部分(101)并且包括多個疊層，所述多個疊層中的至少一層包括具有傳輸數據的導線的數據層，所述正面部分(101)具有正表面(13)；其中，所述系統包括在所述數據層的下方被布置在所述集成電路器件(100)中的內部屏障(12)，所述內部屏障(12)包括網線，其根據布線圖案而布置在其中布置有所述內部屏障(12)的所述層的留空區中，其中所述內部屏障(12)被配置為傳播數據；以及所述系統還包括驗證電路，所述驗證電路配置為檢查所述內部屏障的至少一個布線部分的完整性，所述驗證電路還配置為在所述內部屏障(12)的布線部分中傳播一輸入值、并且在所述內部屏障(12)的布線部分的輸出處檢查所述輸入值的完整性。

2.根據權利要求1所述的系統，其中，所述內部屏障(12)被布置在位于所述襯底之上的層中。

3.根據權利要求1所述的系統，其中，所述襯底包括多個摻雜區，并且所述內部屏障(12)被實施在所述摻雜區中的至少一些中。

4.根據權利要求1所述的系統，其中，所述襯底包括位于摻雜區中的多個阱，并且所述內部屏障(12)被實施在所述阱中的至少一些中。

5.根據權利要求1所述的系統，其中，所述正面部分(101)包括多個標準單元，并且所述內部屏障(12)被分區域地實施在標準單元之間。

6.根據權利要求1所述 的系統，其中，所述內部屏障(12)被實施在標準單元中。

7.根據權利要求1所述的系統，其中，所述驗證電路(15)包括計算單元和比較單元，其中所述計算單元用于計算通過所述內部屏障的所述布線部分來發送的目標值，所述比較單元檢查在所述布線部分的輸出處接收的值和所述目標值之間是否滿足條件。

8.根據權利要求7所述的系統，其中，所述計算單元被配置為實施操作以計算所述目標值，所述操作選自于由算術操作、加密操作、或循環冗余檢查(CRC)計算所構成的一組中。

9.根據權利要求1所述的系統，其中，所述集成電路器件包括安全關鍵晶體管(5)和一組輔助晶體管(80)，每個輔助晶體管被耦接至一個或多個安全關鍵晶體管(5)，每個輔助晶體管是備用晶體管，其配置為當所述安全關鍵晶體管在攻擊中被移除時執行耦接到所述輔助晶體管上的安全關鍵晶體管(5)的操作。

10.根據權利要求9所述的系統，其中，所述輔助晶體管的至少一些被用于所述內部屏障的布線部分。

11.一種用于保護集成電路(IC)器件(100)免受攻擊的方法，所述集成電路器件(100)包括具有正表面(20)和背表面(21)的襯底(102)，所述集成電路器件(100)進一步包括布置在所述襯底(102)的正表面(20)上的正面部分(101)并且包括多個疊層，所述多個疊層中的至少一層包括具有傳輸數據的導線的數據層，所述正面部分(101)具有正表面(13)，一內部屏障(12)被布置在位于所述數據層以下的一層中，所述內部屏障(12)包括網線，其根據布線圖案而布置在其中布置有所述內部屏障(12)的所述層的留空區中，所述內部屏障(12)被配置為傳播數據；其中，所述方法包括驗證所述內部屏障的至少一個布線部分的完整性，所述驗證步驟包括在所述內部屏障的布線部分中傳播一輸入值、并且在所述內部屏障的布線部分的輸出處檢查所述輸入值的完整性。