[發明專利]通過分析多個物理不可克隆功能電路編碼的可靠性降級的早期檢測

有效

• 申請號: 201611271070.6
• 申請日: 2016-11-22
• 公開（公告）號: CN106908710B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: S·辛迪阿;R·F·克瓦斯尼克;D·辛格
• 申請（專利權）人: 英特爾公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

1.一種電子裝置，包括：

多個電路，每個電路被設計為展示唯一簽名編碼，所述唯一簽名編碼根據與用于制造所述電路的制造工藝相關聯的制造容差來確定；

錯誤電路，用于基于來自所述多個電路的簽名編碼的改變來確定錯誤已經出現，

其中，所述錯誤電路基于對所述簽名編碼的熵的分析來確定所述錯誤是否已經出現。

2.根據權利要求1所述的電子裝置，進一步包括存儲器，所述存儲器用于存儲所述簽名編碼。

3.根據權利要求2所述的電子裝置，其中，所述存儲器是非易失性存儲器。

4.根據權利要求2所述的電子裝置，其中，所述存儲器耦合到所述錯誤電路。

5.根據權利要求1所述的電子裝置，其中，所述多個電路和所述錯誤電路實施在半導體芯片上。

6.根據權利要求1所述的電子裝置，其中，所述多個電路和所述錯誤電路實施在印刷電路板上。

7.根據權利要求1所述的電子裝置，其中，所述錯誤電路利用以下中的任何一個或多個來實施：

定制設計的電路；

可編程邏輯電路；

程序代碼。

8.一種計算系統，包括：

一個或多個處理核；

存儲器控制器，耦合到所述一個或多個處理核；

系統存儲器，耦合到所述存儲器控制器；

顯示器；

網絡接口；

多個電路，每個電路被設計為展示唯一簽名編碼，所述唯一簽名編碼根據與用于制造所述電路的制造工藝相關聯的制造容差來確定；以及

錯誤電路，用于基于來自所述多個電路的簽名編碼的改變來確定錯誤已經出現，

其中，所述錯誤電路基于對所述簽名編碼的熵的分析來確定所述錯誤是否已經出現。

9.根據權利要求8所述的計算系統，進一步包括存儲器，所述存儲器用于存儲所述簽名編碼。

10.根據權利要求9所述的計算系統，其中，所述存儲器是非易失性存儲器。

11.根據權利要求9所述的計算系統，其中，所述存儲器耦合到所述錯誤電路。

12.根據權利要求8所述的計算系統，其中，所述多個電路和所述錯誤電路實施在半導體芯片上。

13.根據權利要求8所述的計算系統，其中，所述多個電路和所述錯誤電路實施在印刷電路板上。

14.根據權利要求8所述的計算系統，其中，所述錯誤電路利用以下中的任何一個或多個來實施：

定制設計的電路；

可編程邏輯電路；

程序編代。

15.一種用于檢測的方法，包括：

從多個電路接收簽名編碼，其中，根據與用于制造所述電路的制造工藝相關聯的制造容差來確定所述簽名編碼；以及

基于對所述簽名編碼的分析來確定是否存在錯誤，

其中，基于對所述簽名編碼的熵的分析來確定所述錯誤是否已經出現。

16.根據權利要求15所述的方法，其中，所述確定包括將所述簽名編碼與所述簽名編碼的早期版本進行比較。

17.根據權利要求15所述的方法，其中，所述確定包括確定所述簽名編碼的熵。

18.根據權利要求15所述的方法，其中，在以下中的任一者上制造所述電路：

半導體芯片；

印刷電路板。