[發(fā)明專利]建立可制造性設(shè)計模型的數(shù)據(jù)處理方法及其數(shù)據(jù)處理裝置

有效

• 申請?zhí)枺?/td>: 201611270857.0
• 申請日: 2016-12-30
• 公開（公告）號: CN108268684B
• 公開（公告）日: 2021-07-13
• 發(fā)明（設(shè)計）人: 宋興華
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F119/18
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種建立可制造性設(shè)計模型的數(shù)據(jù)處理方法，其特征在于，包括：

提供第一晶圓，所述第一晶圓包括用于形成第一芯片的器件區(qū)和用于形成測試單元的測試區(qū)；

提供測試圖樣和第一芯片圖樣，所述測試圖樣用于在所述測試區(qū)的第一晶圓上形成測試單元，所述第一芯片圖樣用于在所述器件區(qū)的第一晶圓上形成第一芯片；

將所述測試圖樣和所述第一芯片圖樣轉(zhuǎn)移至所述第一晶圓上，形成位于所述測試區(qū)第一晶圓上的測試單元圖形和位于所述器件區(qū)第一晶圓上的第一芯片圖形；

在所述測試單元圖形上設(shè)置多個一維采樣點，并對所述測試單元圖形進行一維尺寸測量，獲得一維測量數(shù)據(jù)，所述一維測量數(shù)據(jù)包括：所述一維采樣點之間的尺寸；

在所述第一芯片圖形上設(shè)置多個二維采樣點，并對所述第一芯片圖形進行二維形貌測量，獲得二維測量數(shù)據(jù)，所述二維測量數(shù)據(jù)包括：所述二維采樣點的坐標以及所述二維采樣點的高度；

對所述一維測量數(shù)據(jù)和所述二維測量數(shù)據(jù)進行處理，以建立可制造性設(shè)計模型。

2.如權(quán)利要求1所述的數(shù)據(jù)處理方法，其特征在于，對所述測試單元圖形進行一維尺寸測量的步驟包括：通過透射電子顯微鏡或者原子力顯微鏡對所述測試單元圖形進行一維尺寸測量；或者，通過透射電子顯微鏡和原子力顯微鏡對所述測試單元圖形進行一維尺寸測量。

3.如權(quán)利要求1所述的數(shù)據(jù)處理方法，其特征在于，對所述第一芯片圖形進行二維形貌測量的步驟包括：通過光學(xué)測量的方法對所述第一芯片圖形進行二維形貌測量。

4.如權(quán)利要求1所述的數(shù)據(jù)處理方法，其特征在于，在所述第一芯片圖形上設(shè)置多個二維采樣點的步驟包括：

在所述第一芯片圖形上劃定測量區(qū)域；

在所述測量區(qū)域內(nèi)設(shè)置所述多個二維采樣點。

5.如權(quán)利要求4所述的數(shù)據(jù)處理方法，其特征在于，在所述第一芯片圖形上劃定測量區(qū)域的步驟中，所述測量區(qū)域為所述第一芯片圖形所在區(qū)域；或者，所述測量區(qū)域為所述第一芯片圖形的部分區(qū)域。

6.如權(quán)利要求5所述的數(shù)據(jù)處理方法，其特征在于，所述測量區(qū)域為所述第一芯片圖形的部分區(qū)域，所述測量區(qū)域的面積大于或等于2500nm²。

7.如權(quán)利要求5所述的數(shù)據(jù)處理方法，其特征在于，所述測量區(qū)域為所述第一芯片圖形的部分區(qū)域，所述測量區(qū)域包括第一方向以及與所述第一方向相交的第二方向；沿第一方向，所述測量區(qū)域的尺寸大于或等于50nm；沿第二方向，所述測量區(qū)域的尺寸大于或等于50nm。

8.如權(quán)利要求1所述的數(shù)據(jù)處理方法，其特征在于，建立可制造性設(shè)計模型之后，所述數(shù)據(jù)處理方法還包括：對所述可制造性設(shè)計模型進行校準處理。

9.如權(quán)利要求8所述的數(shù)據(jù)處理方法，其特征在于，所述校準處理包括：對所述可制造性設(shè)計模型進行第一校準處理；

所述第一校準處理包括：根據(jù)所述可制造性設(shè)計模型對所述第一芯片圖樣進行可制造性設(shè)計仿真，獲得第一仿真圖形；

比較所述第一仿真圖形和所述第一芯片圖形，并根據(jù)所述第一仿真圖形和所述第一芯片圖形的差異對所述可制造性設(shè)計模型進行校準，以減小所述第一仿真圖形和所述第一芯片圖形的差異。

10.如權(quán)利要求9所述的數(shù)據(jù)處理方法，其特征在于，在第一校準處理之后，所述校準處理還包括：對經(jīng)第一校準處理校準的所述可制造性設(shè)計模型進行第二校準處理；

所述第二校準處理包括：

提供第二芯片圖樣和第二晶圓；

根據(jù)可制造性設(shè)計模型對所述第二芯片圖樣進行可制造性設(shè)計仿真，獲得第二仿真圖形；

將所述第二芯片圖樣轉(zhuǎn)移至所述第二晶圓上，在所述第二晶圓上形成第二芯片圖形；

比較所述第二仿真圖形和所述第二芯片圖形，并根據(jù)所述第二仿真圖形和所述第二芯片圖形的差異對所述可制造性設(shè)計模型進行校準，以減小所述第二仿真圖形和所述第二芯片圖形的差異。