[發明專利]一種FPGA水聲信號處理方法及裝置

有效

• 申請號: 201611270750.6
• 申請日: 2016-12-27
• 公開（公告）號: CN108242958B
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 毛啟明;楊靜宇;朱勇;戴鵬睿
• 申請（專利權）人: 中國船舶重工集團公司七五○試驗場
• 主分類號: H04B13/02
• 分類號: H04B13/02;G05B19/042;G01H3/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種FPGA水聲信號處理方法及裝置，FPGA水聲信號處理方法，包括：(1)檢測輸入信號，FPGA進行電路控制并接收數據；(2)FPGA判斷接收的數據量滿足預定的FFT要求時，向DSP產生中斷信號，并通過LINK接口建立通信關系，將接收的數據傳輸給DSP，并且FPGA將接收的數據存儲至通過數據/地址總線存到數據存儲芯片；(3)當DSP從接收的數據中檢測到有效信號時，FPGA將數據存儲芯片中的數據輸出到下一級電路。本發明主要利用DSP和FPGA的LINK口通信過程不需消耗DSP指令操作的優點，來避免DSP和FPGA大量的數據交換，造成DSP執行檢測運算效率下降的問題。本發明實現方便、通用性強，可有效應用在水下航行器寬頻信號頻率檢測中，具有較好的應用前景。

技術領域

本發明屬于水下航行器信號處理領域，特別是涉及一種FPGA水聲信號處理方法及裝置。

背景技術

FPGA又稱為可編程門陣列，是一種可編程邏輯器件，可作為專用集成電路領域中的一種半定制電路使用。具有可重復修改設計、運行速度快等優點。

對水聲信號頻率的檢測與估計，是水下信號處理中的一項重要技術。目前常用的信號檢測方法主要分為以快速傅里葉(FFT)算法為代表的經典信號檢測方法和以小波分析為代表的現代信號檢測方法。以上兩種方法各有優缺點：經典信號檢測方法具有分析頻帶寬、運算量少、實時性高及適用范圍廣等優點，但存在頻率分辨率低的缺點；現代信號檢測方法具有頻率分辨率高、能同時獲取突變信號在時域和頻域特征等優點，但存在分析頻帶窄、運算量大、實時性低及對硬件要求高等缺點。

目前水下航行器大部分采用以快速傅里葉(FFT)算法為基礎、以數字信號處理芯片(DSP)和大規模可編程邏輯陣列(FPGA)為硬件運行環境的實時信號檢測方法，分別由一塊高頻數字信號電路和一塊低頻數字信號處理電路完成不同信號的處理。但隨著現代水中信號檢測技術的發展，所檢測信號的運算量大幅增加，對頻率分辨率的要求越來越高，現代信號檢測方法的運用越來越多，以往的硬件運行環境逐漸無法適應新算法對硬件資源的要求。

如圖1所示，目前的數字信號電路，FPGA每接收一個數據便產生一個中斷信號發送給DSP，并通過數據/地址總線將數據發送給DSP，DSP將收到的數據存入數據處理芯片，當DSP收到的數據個數滿足FFT對數據量的要求時，DSP開始運算，當檢測到信號時，DSP從片外數據存儲器中讀出數據，并控制數據的輸出。此類硬件設計方案存在DSP執行FFT檢測運算時，頻繁被中斷信號打斷去執行數據讀取等控制任務，極大影響DSP執行算法的效率。

在基于FPGA的系統中，可利用FPGA來管理多個外部中斷。一般可采用基于優先級安排中斷一次進行的方法，如發明專利CN 103049323 A一種在FPGA中實現的多中斷均衡管理方法中公開了一種管理多個外部中斷的方法，避免了因中斷響應不均衡帶來的數據出錯。但這種方法沒有解決FPGA頻繁被中斷信號打斷影響DSP運算效率的問題。

如何對現有數字信號處理電路的功能進行整合優化，解決DSP與FPGA、片外數據存儲芯片在大量交換數據時，頻繁被中斷信號打斷影響DSP運算效率的問題，使數字信號處理電路能適應新的信號檢測方法對信號實時檢測的要求是亟待解決的問題。

發明內容

本發明要解決的技術問題是通過提供一種減少中斷的FPGA水聲信號處理方法及裝置，以解決DSP與FPGA、片外數據存儲芯片在大量交換數據時，頻繁被中斷信號打斷影響DSP運算效率的問題。

本發明提供一種FPGA水聲信號處理方法，包括：

(1)檢測輸入信號，FPGA進行電路控制并接收數據；

(2)FPGA判斷接收的數據量滿足預定的FFT要求時，向DSP產生中斷信號，并通過LINK接口建立通信關系，將接收的數據傳輸給DSP，并且FPGA將接收的數據存儲至通過數據/地址總線存到數據存儲芯片；