[發明專利]NOR存儲芯片校驗過程中的防漏電方法

在審

• 申請號: 201611261988.2
• 申請日: 2016-12-31
• 公開（公告）號: CN106601304A
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 譚繼斌;任軍;盛榮華
• 申請（專利權）人: 合肥恒爍半導體有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種防漏電方法，具體地，涉及一種NOR存儲芯片校驗過程中的防漏電方法。

背景技術

為了保證NOR(NOR是一種閃存型號)閃存單元的擦寫成功，需要芯片內部在擦寫操作之后加入自校驗過程。由于NOR閃存并聯結構的限制，在讀取任意存儲單元的電流時，實際上得到的是同一根位線(Bit Line)上所有單元的電流之和。隨著閃存芯片容量的不斷增大，并聯在同一根位線上的存儲單元數量也會隨之增加。由此導致漏電流的占比上升，會嚴重影響校驗的精確性。

為解決此問題，傳統的方法是增大校驗標準電流來抵消漏電流的影響。但是由于每個存儲單元的漏電難以準確估計，很難找出一個統一的標準。而校驗電流無論偏大還是偏小都會影響擦寫過程的順利執行。

發明內容

針對現有技術中的缺陷，本發明要解決的技術問題是提供一種NOR存儲芯片校驗過程中的防漏電方法，其杜絕了漏電流的產生，極大提升了擦寫校驗的針對性，從而可以更加精確的控制擦寫的程度。

根據本發明的一個方面，提供一種NOR存儲芯片校驗過程中的防漏電方法，其特征在于，包括以下步驟：

步驟一、擦寫結束后，校驗開始前，打開小負壓電路使能信號，準備好小負壓通路；

步驟二、在校驗過程中，連在同一根位線上的存儲單元，除了被校驗的單元，其他所有存儲單元的字線上都加上一個小負壓；

步驟三，被校驗的單元字線加正常校驗電壓，由位線上的電流決定校驗結果。

優選地，所述步驟一采用邏輯電路智能判斷芯片當前所處狀態，并依此控制小負壓產生電路及選擇相應的傳輸通路。

優選地，所述小負壓的具體電壓值由存儲單元的擦特性決定，比擦過的存儲單元能達到的最低閾值更低，確保每次校驗未選中的單元沒有電流導通。

優選地，所述步驟三中，位線上的電流僅由選中的被校驗單元的電流決定。

與現有技術相比，本發明具有如下的有益效果：本發明杜絕了漏電流的產生，極大提升了擦寫校驗的針對性，從而可以更加精確的控制擦寫的程度。

具體實施方式

下面結合具體實施例對本發明進行詳細說明。以下實施例將有助于本領域的技術人員進一步理解本發明，但不以任何形式限制本發明。應當指出的是，對本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進。這些都屬于本發明的保護范圍。

本發明NOR存儲芯片校驗過程中的防漏電方法包括以下步驟：

步驟一、擦寫結束后，校驗開始前，打開小負壓電路使能信號，準備好小負壓通路；

步驟二、在校驗過程中，連在同一根位線上的存儲單元，除了被校驗的單元，其他所有存儲單元的字線上都加上一個小負壓；

步驟三，被校驗的單元字線加正常校驗電壓，由位線上的電流決定校驗結果。

步驟一采用邏輯電路智能判斷芯片當前所處狀態，并依此控制小負壓產生電路及選擇相應的傳輸通路，這樣更有針對性。

小負壓的具體電壓值由存儲單元的擦特性決定，可以根據不同的工藝進行方便的調節，提高測量精度。

小負壓產生電路復用芯片中的擦寫負壓電荷泵，大大減小芯片面積。

本發明杜絕了漏電流的產生，極大提升了擦寫校驗的針對性，從而可以更加精確的控制擦寫的程度。

以上對本發明的具體實施例進行了描述。需要理解的是，本發明并不局限于上述特定實施方式，本領域技術人員可以在權利要求的范圍內做出各種變形或修改，這并不影響本發明的實質內容。