[發(fā)明專利]一種變頻器接口裝置

在審

• 申請?zhí)枺?/td>: 201611259989.3
• 申請日: 2016-12-30
• 公開（公告）號: CN106603188A
• 公開（公告）日: 2017-04-26
• 發(fā)明（設(shè)計）人: 馬志強(qiáng);柯冬生
• 申請（專利權(quán)）人: 深圳市英威騰電氣股份有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06;H04L12/40
• 代理公司: 深圳市深佳知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)44285
• 代理人: 王仲凱

技術(shù)領(lǐng)域

本發(fā)明涉及工業(yè)通訊領(lǐng)域，特別是涉及一種變頻器接口裝置。

背景技術(shù)

隨著電力技術(shù)的發(fā)展，變頻器的應(yīng)用越來越廣泛。

目前，越來越多的變頻器的應(yīng)用場合對同步性能提出了更高的要求，EtherCAT(以太網(wǎng)控制自動化技術(shù))現(xiàn)場總線提供了分布時鐘單元，分布時鐘單元保證了EtherCAT各個從站設(shè)備之間的同步特性，它能夠在不同的EtherCAT從站設(shè)備的控制芯片的相關(guān)引腳上生成同步的脈沖信號，使得一個EtherCAT網(wǎng)段中所有的從站設(shè)備都同步運(yùn)行于同一個參考時鐘。結(jié)合其分布時鐘功能，使得EtherCAT特別適用于需要同步、實時數(shù)據(jù)傳輸?shù)膽?yīng)用領(lǐng)域。但是，現(xiàn)有方案多采用從站ET1100芯片進(jìn)行從站開發(fā)，其需要外置以太網(wǎng)PHY，這使得硬件成本比較高昂。

因此，如何既能滿足變頻器的同步性能要求，又能降低從站設(shè)備的硬件成本，是本領(lǐng)域技術(shù)人員目前需要解決的技術(shù)問題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種變頻器接口裝置，既能滿足變頻器的同步性能要求，又能降低從站設(shè)備的硬件成本。

為解決上述技術(shù)問題，本發(fā)明提供了如下技術(shù)方案：

一種變頻器接口裝置，包括：存儲芯片、從站接口控制器、至少兩個網(wǎng)絡(luò)端口、MCU處理器、雙口RAM模塊；其中，所述存儲芯片用于存儲變頻器所在從站設(shè)備的從站描述文件；所述網(wǎng)絡(luò)端口與所述從站接口控制器連接，用于與外界通訊設(shè)備進(jìn)行通訊連接；所述從站接口控制器用于從所述存儲芯片中讀取所述從站描述文件所包含的配置數(shù)據(jù)，以及在EtherCAT數(shù)據(jù)幀經(jīng)過時，存儲EtherCAT主站傳輸?shù)妮斎霐?shù)據(jù)，并將所述MCU處理器所要傳輸至所述EtherCAT主站的數(shù)據(jù)插入到所述EtherCAT數(shù)據(jù)幀中；所述MCU處理器用于從所述從站接口控制器讀取所述EtherCAT主站的輸入數(shù)據(jù)，并對該輸入數(shù)據(jù)進(jìn)行協(xié)議處理，以及將從站變頻器的反饋信號反饋至所述EtherCAT主站；所述雙口RAM模塊與所述MCU處理器以及從站變頻器連接。

優(yōu)選地，所述從站接口控制器包括LAN9252協(xié)議芯片。

優(yōu)選地，所述存儲芯片為EEPROM芯片，所述EEPROM芯片通過I2C總線和所述LAN9252協(xié)議芯片連接。

優(yōu)選地，所述MCU處理器通過并口和所述LAN9252協(xié)議芯片以及所述雙口RAM芯片進(jìn)行數(shù)據(jù)交互。

優(yōu)選地，所述MCU處理器通過PDI接口和所述LAN9252協(xié)議芯片以及所述雙口RAM芯片連接。

優(yōu)選地，所述雙口RAM芯片包括CPLD芯片和用于連接所述CPLD芯片和所述從站變頻器的第一硬件接口。

優(yōu)選地，所述網(wǎng)絡(luò)端口包括網(wǎng)絡(luò)變壓器和與所述網(wǎng)絡(luò)變壓器連接的第二硬件接口。

優(yōu)選地，所述MCU處理器為ARM Cortex-M4內(nèi)核CPU。

與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點：

本發(fā)明實施例所提供的一種變頻器接口裝置，包括：存儲芯片、從站接口控制器、至少兩個網(wǎng)絡(luò)端口、MCU處理器、雙口RAM模塊；其中，所述存儲芯片用于存儲變頻器所在從站設(shè)備的從站描述文件；所述網(wǎng)絡(luò)端口與所述從站接口控制器連接，用于與外界通訊設(shè)備進(jìn)行通訊連接；所述從站接口控制器用于從所述存儲芯片中讀取所述從站描述文件所包含的配置數(shù)據(jù)，以及在EtherCAT數(shù)據(jù)幀經(jīng)過時，存儲EtherCAT主站傳輸?shù)妮斎霐?shù)據(jù)，并將所述MCU處理器所要傳輸至所述EtherCAT主站的數(shù)據(jù)插入到所述EtherCAT數(shù)據(jù)幀中；所述MCU處理器用于從所述從站接口控制器讀取所述EtherCAT主站的輸入數(shù)據(jù)，并對該輸入數(shù)據(jù)進(jìn)行協(xié)議處理，以及將從站變頻器的反饋信號反饋至所述EtherCAT主站；所述雙口RAM模塊與所述MCU處理器以及從站變頻器連接。MCU處理器通過從站接口控制器獲取存儲芯片中的從站描述文件，以對從站設(shè)備進(jìn)行相應(yīng)地配置，通過從站接口控制器和EtherCAT主站進(jìn)行通信，其內(nèi)置以太網(wǎng)PHY能夠節(jié)約硬件成本，體積更小更利于變頻器接口裝置的PCB布局，當(dāng)主站發(fā)出控制信號時，經(jīng)由從站接口控制器處理后發(fā)送至MCU處理器，進(jìn)行協(xié)議處理后發(fā)送至從站變頻器，從站接口控制器連接有至少兩個網(wǎng)絡(luò)接口，其一網(wǎng)絡(luò)接口可以連接主站，另一網(wǎng)絡(luò)接口連接其余的從站，而其余的各從站之間可以通過自身的網(wǎng)絡(luò)接口進(jìn)行互聯(lián)，從站接口控制器和MCU處理器具有交換機(jī)的功能，實現(xiàn)主站和各從站的同步。

附圖說明