[發明專利]一種高速低失調動態比較器

有效

• 申請號: 201611252308.0
• 申請日: 2016-12-30
• 公開（公告）號: CN106656124B
• 公開（公告）日: 2019-07-19
• 發明（設計）人: 關宇恒;趙喆;李雷;劉寅
• 申請（專利權）人: 北京華大九天軟件有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 北京德崇智捷知識產權代理有限公司 11467
• 代理人: 王金雙

1.一種高速低失調動態比較器，其特征在于，包括：動態差分比較電路、比較器校準電路、時鐘控制電路、第一開關、第二開關、第三開關、第四開關及第五開關，其中，

所述時鐘控制電路具有時鐘輸入端、第一時鐘輸出端及第二時鐘輸出端；

所述動態差分比較電路具有時鐘輸入端、同相輸入端、反相輸入端、同相補償控制輸入端、反相補償控制輸入端、同相輸出端及反相輸出端；

所述比較器校準電路具有時鐘輸入端、復位使能輸入端、同相補償輸出端、反相補償輸出端、同相輸入端及反相輸入端；

所述時鐘控制電路的所述時鐘輸入端接收外部輸入的時鐘信號；

所述時鐘控制電路的所述第一時鐘輸出端提供時鐘控制信號給所述動態差分比較電路的所述時鐘輸入端；

所述時鐘控制電路的所述第二時鐘輸出端提供時鐘控制信號給所述比較器校準電路的所述時鐘輸入端；

所述動態差分比較電路的所述同相輸入端分別通過所述第一開關、所述第三開關接收外部輸入的同相輸入信號及共模信號；

所述動態差分比較電路的所述反相輸入端分別通過所述第二開關、所述第四開關接收外部輸入的反相輸入信號及共模信號；

所述動態差分比較電路的所述同相補償控制輸入端、所述反相補償控制輸入端分別接收所述比較器校準電路的所述同相補償輸出端及所述反相補償輸出端提供的同相補償控制信號及反相補償控制信號；

所述動態差分比較電路的所述同相輸出端、所述反相輸出端分別輸出同相輸出信號及反相輸出信號；

所述比較器校準電路的所述復位使能輸入端接收外部輸入的復位使能信號；

所述比較器校準電路的所述同相輸入端、所述反相輸入端分別接收所述動態差分比較電路的所述同相輸出端及所述反相輸出端輸出的同相輸出信號及反相輸出信號；

所述第五開關的兩端分別連接所述動態差分比較電路的所述同相輸入端及所述反相輸入端；

所述動態差分比較電路還包括：

依次串聯連接的第一反相器、第二反相器及第三反相器、第一晶體管、第二晶體管、第三晶體管、第九晶體管、第十五晶體管及第十六晶體管，及與所述第三晶體管相并聯的第一多組晶體管組，及與所述第九晶體管相并聯的第二多組晶體管組，其中，

所述第一反相器的輸入端作為所述動態差分比較電路的所述時鐘輸入端，并且輸出端輸出信號給所述第二反相器，所述第二反相器輸出信號給所述第三反相器；

所述第一晶體管、所述第三晶體管、所述第一多組晶體管組的源極，及所述第十五晶體管的漏極相連接；

所述第二晶體管、所述第九晶體管、所述第二多組晶體管組的源極，及所述第十六晶體管的漏極相連接；

所述第十五晶體管、所述第十六晶體管的柵極相連接，并受控于所述第三反相器的輸出信號；

所述第十五晶體管及所述第十六晶體管的源極接地；

所述第三晶體管、所述第一多組晶體管組中每組晶體管組的柵極分別接收所述比較器校準電路輸出的同相補償控制信號；

所述第九晶體管、所述第二多組晶體管組中每組晶體管組的柵極分別接收所述比較器校準電路輸出的反相補償控制信號；

所述第一晶體管、所述第二晶體管的柵極分別作為所述動態差分比較電路的所述同相輸入端及所述反相輸入端；

所述動態差分比較電路還包括：

第十七晶體管、第十八晶體管、第十九晶體管、第二十晶體管、第二十一晶體管、第二十二晶體管及第二十三晶體管，其中，

所述第十七晶體管的漏極及所述第十八晶體管、所述第十九晶體管的源極相連接；

所述第十七晶體管、所述第二十晶體管及所述第二十三晶體管的柵極接收所述第二反相器的輸出信號；

所述第十七晶體管的源極接地；

所述第二十晶體管、所述第二十一晶體管、所述第二十二晶體管及所述第二十三晶體管的源極分別連接電源；

所述動態差分比較電路還包括：

第二十四晶體管、第二十五晶體管、串聯連接的第四反相器及第五反相器、及串聯連接的第六反相器及第七反相器，其中，

所述第四反相器、所述第五反相器的連接點與所述第二十五晶體管的漏極相連接；

所述第六反相器、所述第七反相器的連接點與所述第二十四晶體管的漏極相連接；

所述第五反相器、所述第七反相器的輸出端分別作為所述動態差分比較電路的所述同相輸出端及所述反相輸出端；

所述第二十四晶體管、所述第二十五晶體管的柵極分別接收所述第一反相器的輸出信號；

所述第二十四晶體管、所述第二十五晶體管的源極分別接地；

所述第一晶體管、所述第三晶體管、所述第一多組晶體管組、所述第十八晶體管、所述第二十晶體管和所述第二十一晶體管的漏極、所述第十九晶體管和所述第二十二晶體管的柵極、所述第六反相器的輸入端相連接；

所述第二晶體管、所述第九晶體管、所述第二多組晶體管組、所述第十九晶體管、所述第二十二晶體管和所述第二十三晶體管的漏極、所述第十八晶體管和所述第二十一晶體管的柵極、所述第四反相器的輸入端相連接。