[發明專利]半導體器件及其形成方法

有效

• 申請號: 201611248887.1
• 申請日: 2016-12-29
• 公開（公告）號: CN108258033B
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種半導體器件，其特征在于，包括：

基底以及位于所述基底上的層間介質層，所述基底包括相鄰接的NMOS區以及PMOS區，所述NMOS區具有N型器件，所述PMOS區具有P型器件，所述PMOS區包括與所述NMOS區相鄰接的第一P區以及與所述第一P區相鄰接的第二P區；

貫穿所述層間介質層的柵極，所述柵極分為：位于所述NMOS區基底上的N區柵極，位于所述第一P區基底上且與所述N區柵極相連通的第一柵極，以及位于所述第二P區基底上且與所述第一柵極相連通的第二柵極；所述N區柵極指向第二柵極的方向為柵極延伸方向，在垂直于所述柵極延伸方向上，所述第一柵極的寬度尺寸大于所述第二柵極的寬度尺寸；

位于所述N區柵極相對兩側的基底內的N型源漏摻雜區；

位于所述第二柵極相對兩側的基底內的P型源漏摻雜區；

其中，所述柵極包括：位于所述NMOS區和PMOS區基底上、以及所述層間介質層側壁上的柵介質層；位于所述第一P區和第二P區的柵介質層上的P型功函數層；位于所述NMOS區的柵介質層上、以及所述P型功函數層上的N型功函數層；位于所述NMOS區的N型功函數層上的柵電極層，且所述柵電極層還位于所述第一P區的N型功函數層上。

2.如權利要求1所述的半導體器件，其特征在于，所述柵電極層頂部與位于NMOS區的層間介質層側壁上的N型功函數層頂部齊平。

3.如權利要求2所述的半導體器件，其特征在于，所述柵電極層頂部還與位于第一P區的層間介質層側壁上的N型功函數層頂部齊平。

4.如權利要求1所述的半導體器件，其特征在于，在垂直于所述柵極延伸方向上，所述N區柵極的寬度尺寸等于所述第二柵極的寬度尺寸。

5.如權利要求1所述的半導體器件，其特征在于，在垂直于所述柵極延伸方向上，所述第一柵極的寬度尺寸大于所述N區柵極的寬度尺寸。

6.如權利要求1所述的半導體器件，其特征在于，在垂直于所述柵極延伸方向上，所述第一柵極的寬度尺寸與所述第二柵極的寬度尺寸之差為1nm～5nm。

7.如權利要求1或5所述的半導體器件，其特征在于，在平行于所述柵極延伸方向上，所述第一柵極的長度尺寸為3nm～5nm。

8.如權利要求1所述的半導體器件，其特征在于，所述N區柵極分為：與所述第一柵極相連通的第三柵極、以及與所述第三柵極相連通的第四柵極，所述N型源漏摻雜區位于所述第四柵極相對兩側的基底內；其中，在垂直于所述柵極延伸方向上，所述第三柵極的寬度尺寸大于所述第四柵極的寬度尺寸。

9.如權利要求8所述的半導體器件，其特征在于，在垂直于所述柵極延伸方向上，所述第四柵極的寬度尺寸等于所述第二柵極的寬度尺寸。

10.如權利要求8所述的半導體器件，其特征在于，在垂直于所述柵極延伸方向上，所述第三柵極的寬度尺寸等于所述第一柵極的寬度尺寸。

11.如權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括：位于所述NMOS區、第一P區以及第二P區的柵介質層上的阻擋層，其中，所述P型功函數層位于所述第一P區以及第二P區的阻擋層上。

12.如權利要求11所述的半導體器件，其特征在于，所述阻擋層的材料為TiN或者TaN。

13.如權利要求1所述的半導體器件，其特征在于，在平行于所述基底表面方向上，所述柵極的剖面形狀為十字型。

14.如權利要求1所述的半導體器件，其特征在于，所述基底包括襯底以及凸出于所述襯底上的鰭部。