[發明專利]形成半導體裝置的方法

有效

• 申請號: 201611246910.3
• 申請日: 2016-12-29
• 公開（公告）號: CN106935493B
• 公開（公告）日: 2020-03-03
• 發明（設計）人: 沈育仁;陳盈和;盧永誠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/306
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本案揭露一種形成半導體裝置的方法。此方法包含提供一前驅物，其具有一基板和位于基板上的柵極堆疊，而柵極堆疊各包含一電極層、一第一硬罩(HM)層在電極層上，和一第二HM層其在第一HM層上。此方法進一步地包含沉積一介電層在基板和柵極堆疊上，且填充柵極堆疊之間的空間；并且執行一第一化學機械平坦化(CMP)程序以部分地移除介電層。此方法更進一步地包含執行一蝕刻程序以移除第二HM層且部分地移除介電層，借以暴露第一HM層。此方法更進一步地包含執行第二CMP制程直到至少部分地移除第一HM層。

技術領域

本揭露內容是關于半導體裝置，特別是半導體裝置的柵極置換制程。

背景技術

半導體集成電路(IC)產業經歷了指數級成長。在IC材料和設計技術上的進展，造就了一代又一代越發縮小和復雜電路的IC。在IC演化的歷程中，功能密度(如，晶片單位面積上互連裝置的數目)逐漸地增加，而幾何尺寸(如：使用的制程所能創造的最小組件(或線路))則減小。這樣的尺寸微縮的過程，一般有益于增加生產效率和降低相關的成本。如此的尺寸縮小亦增加了處理和制造IC上的復雜度，而且對于要實現這些進展，也需要在IC處理和制造上得到類似的發展。

在IC設計中實現的一個進展是將典型的多晶硅柵極以金屬柵極取代，用以在縮小特征尺寸時改良裝置的性能。一形成金屬柵極電極的制程稱為柵極-置換或是“柵極-后(gate-last)”制程，其是經由置換多晶硅柵極“后”，才制造金屬柵極電極。這使得后續制程的數目減少，包括高溫制程，其是在形成最終柵極之后執行。然而，實施這等IC制造程序具有挑戰性，特別是在進階的制程世代中，縮小IC特征，諸如20納米(nm)，16nm，和更小于此的世代。例如，IC的不同區域可能有不同的柵極長度，和/或在柵極形成和柵極以金屬柵極置換之間，其經歷不同的制造步驟。在IC的不同區域中，將多晶硅柵極之間維持在一致的高度是很具挑戰性的。多晶硅柵極高度上的變異，會對于后續的柵極置換制程引發問題。

發明內容

在一示例的觀點中，本揭露內容是針對于形成半導體裝置的一方法。此方法包含提供一前驅物，其具有基板和位于基板上的柵極堆疊。柵極堆疊的各者包含一電極層、一硬罩層(HM)層在電極層上，和一第二HM層在第一HM層上。此方法更進一步地包含沉積一介電層在基板和柵極堆疊上，且填充介于柵極堆疊之間的空間。此方法更進一步地包含執行一第一化學機械平坦化(CMP)制程，以部分地移除介電層；并且執行一蝕刻制程，以移除第二HM層，和部分地移除介電層，借以暴露第一HM層。此方法更進一步地包含執行一第二CMP制程直到至少部分地移除第一HM層。

在另一示例的觀點中，本揭露內容是針對于形成半導體裝置的一方法。此方法包含提供一前驅物，其具有基板和位于基板上的柵極堆疊，其中柵極堆疊的各者包含一電極層、一硬罩層(HM)層在電極層上，和一第二HM層在第一HM層上。此方法更進一步地包含沉積一蝕刻停止層(ESL)在基板上并且覆蓋柵極堆疊的上部和側壁，且沉積一層間介電層(ILD)在ESL上，并且填充介于柵極堆疊之間的空間。此方法更進一步地包含執行一第一化學機械平坦化(CMP)制程，以部分地移除ILD層；執行干蝕刻制程以部分地移除ESL、ILD層，和第二HM層，借以暴露第一HM層。此方法更進一步地包含執行一第二CMP制程直到至少部分地移除第一HM層。