[發明專利]一種PCB設計中快速設置artwork的方法

在審

• 申請號: 201611246728.8
• 申請日: 2016-12-29
• 公開（公告）號: CN106844888A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 張敏
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于PCB設計領域，尤其涉及一種PCB設計中快速設置artwork的方法。

背景技術

目前在市場上有多款PCB設計軟件，Cadence作為業界應用最廣泛的軟件，不僅是擁有強大的功能和多款相關軟件做支撐，而且提供了開放式的二次開發接口和較為完善的開發語言庫，用戶可根據自身的需要進行開發。

skill語言是Cadence軟件內置的一種基于C語言和LISP語言的高級編程語言，Cadence為skill語言提供了豐富的交互式函數，研究skill語言繼而編寫工具，投入應用可以大大提高工作效率。

在PCB設計檢查中，目前采用的artwork設置方法是手動設置，效率低下且容易有遺漏。

發明內容

本發明為解決上述技術問題。為此，本發明提供一種PCB設計中快速設置artwork的方法，它具有可快速設置artwork，可簡化設計中手動設置artwork的過程，在提高效率的優點。

為了實現上述目的，本發明采用如下技術方案。

一種PCB設計中快速設置artwork的方法，包含，獲取項目名稱；構建以項目名稱為前綴的底片（film）名稱；創建底片，并設置底片參數；獲取項目PCB板的層數保存到底片變量中；根據變量向底片添加相應數目的層。

優選的，通過遍歷各個層面判斷，再根據判斷結果設置底片參數。

優選的，在skill語言中，通過axlIsLayerNegative函數遍歷各個層面判斷，再根據判斷結果設置參數。

優選的，在項目名稱后連接等疊層編號。

本發明的有益效果：能快速設置artwork，且不同設計中變化的部分都通過變量控制可以自動獲取，沒有應用限制，也不需手動修改。可簡化設計中手動設置artwork的過程，在提高效率的同時，也避免了手動添加可能帶來的遺漏和錯誤。

附圖說明

圖1是實施例過程輸入項目效果圖。

圖2是實施例流程圖。

圖3是實施例結果參數設置效果圖。

具體實施方式

下面結合附圖與實施例對本發明作進一步說明。

如圖1-3所示，PCB設計中快速設置artwork的方法，包括包含，獲取項目名稱；構建以項目名稱為前綴的底片（film）名稱；創建底片，并設置底片參數；獲取項目PCB板的層數保存到底片變量中；根據變量向底片添加相應數目的層。

優選的，通過遍歷各個層面判斷，再根據判斷結果設置底片參數。

優選的，在skill語言中，通過axlIsLayerNegative函數遍歷各個層面判斷，再根據判斷結果設置參數。

優選的，在項目名稱后連接等疊層編號。

該設計過程，可通過編程實現，一鍵完成置artwork的操作。通過編寫快速設置artwork的skill程序，在Allegro中執行程序后會彈出窗口提示輸入項目名稱，該名稱作為artwork內film文件夾的命名前綴；以“YPCB-XXXXX-1E1…”格式命名的設計會默認此文本框的值為中間五位，從一定程度上減免了用戶的操作，這個默認值可修改。程序運行后的彈窗，如圖1所示。

如圖1所示，窗口中的項目名稱默認取了板卡命名的中間五位，若不需要修改，直接點擊創建即可。

本發明的核心技術要點在于：

通過添加film及命名，通過變量控制各個film文件夾的參數和層面。程序設計流程圖，如圖2所示。從圖中可以看出，通過彈窗獲取項目名稱后構建以項目名稱為前綴的film名稱，PCB板的層數獲取保存到變量中，添加的疊層個數以此變量為準。

本發明中的命名規則是在項目名稱后連接“L01”、“L02”、“L03”等疊層編號。除去內層，根據設計需要還需添加ss、ua、md、sp、tp等層面，具體信息參照各公司的checklist設定，每個film需要配置13個參數。

其中：有的參數不是常量，需要通過變量控制。例如，plot mode一項需要根據層面是正片層還是負片層選擇。此處在skill語言中，可以通過axlIsLayerNegative函數遍歷各個層面判斷，再根據判斷結果設置參數。

獲取當前設計的疊層信息并構建各個film名稱的功能。

實現方法是先獲取當前的疊層數，然后，在預置列表中取出對應數量的后綴，將項目名稱與后綴連接。