[發(fā)明專利]一種用于陣列基板的測試電路及制作方法

在審

• 申請?zhí)枺?/td>: 201611244572.X
• 申請日: 2016-12-29
• 公開（公告）號: CN106782241A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計）人: 馬亮;趙莽
• 申請（專利權(quán)）人: 武漢華星光電技術(shù)有限公司
• 主分類號: G09G3/00
• 分類號: G09G3/00;H01L23/544
• 代理公司: 北京聿宏知識產(chǎn)權(quán)代理有限公司11372
• 代理人: 吳大建

1.一種用于陣列基板的測試電路，包括用于連接陣列測試焊盤和陣列靜電測試部的繞線電阻，其中，

所述繞線電阻由設(shè)置于基板上的位于兩個不同層的金屬繞線連接形成。

2.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，位于兩個不同層的金屬繞線連接于所述繞線電阻所在區(qū)域的中間位置。

3.根據(jù)權(quán)利要求2所述的測試電路，其特征在于，還包括：

設(shè)置于基底上的第一絕緣層；

設(shè)置于所述第一絕緣層上的第一金屬繞線；

設(shè)置于所述第一金屬繞線和裸露的第一絕緣層上的第二絕緣層；

設(shè)置于所述第二絕緣層上的第二金屬繞線，

其中，所述第一金屬繞線和所述第二金屬繞線通過貫通所述第二絕緣層的過孔連通，所述過孔對應(yīng)位于所述第一金屬繞線和所述第二金屬繞線的連接處。

4.根據(jù)權(quán)利要求2所述的測試電路，其特征在于，還包括：

設(shè)置于基底上的第一絕緣層；

設(shè)置于所述第一絕緣層上的第一金屬繞線；

設(shè)置于所述第一金屬繞線和裸露的第一絕緣層上的第二絕緣層；

設(shè)置于所述第二絕緣層上的第二金屬層，其中，所述第二金屬層與所述第一金屬繞線通過貫通所述第二絕緣層的第一過孔連通；

設(shè)置于所述第二金屬層和裸露的第二絕緣層上的第三絕緣層；

設(shè)置于所述第三絕緣層上的第二金屬繞線，其中，所述第二金屬繞線與所述第二金屬層通過貫通所述第三絕緣層的第二過孔連通，所述第二金屬層對應(yīng)所述第一金屬繞線和所述第二金屬繞線的連接處。

5.根據(jù)權(quán)利要求3或4所述的測試電路，其特征在于，所述第一金屬繞線連接陣列測試焊盤，所述第二金屬繞線連接陣列靜電測試部。

6.根據(jù)權(quán)利要求3或4所述的測試電路，其特征在于，所述第一金屬繞線連接陣列靜電測試部，所述第二金屬繞線連接陣列測試焊盤。

7.一種用于制作陣列基板的測試電路的方法，包括以下步驟：

在基底上沉積絕緣材料以形成第一絕緣層；

在所述第一絕緣層上沉積金屬材料并進行處理以形成第一金屬繞線；

在所述第一金屬繞線和裸露的第一絕緣層上沉積絕緣材料以形成第二絕緣層，并在預(yù)定位置蝕刻過孔；

在所述第二絕緣層上沉積金屬材料并進行處理以形成第二金屬繞線，所述第一金屬繞線和所述第二金屬繞線通過所述過孔連通。

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述預(yù)定位置設(shè)置在由所述第一金屬繞線和所述第二金屬繞線形成的繞線電阻所在區(qū)域的中間位置。

9.一種用于制作陣列基板的測試電路的方法，包括：

在基底上沉積絕緣材料以形成第一絕緣層；

在所述第一絕緣層上沉積金屬材料并進行處理以形成第一金屬繞線；

在所述第一金屬繞線和裸露的第一絕緣層上沉積絕緣材料以形成第二絕緣層，并在所述第二絕緣層上的預(yù)定位置蝕刻第一過孔；

在所述第二絕緣層上的預(yù)定位置處形成第二金屬層，并通過所述第一過孔連通所述第二金屬層和所述第一金屬繞線；

在所述第二金屬層和裸露的第二絕緣層上形成第三絕緣層，并在對應(yīng)所述預(yù)定位置處蝕刻第二過孔；

在所述第三絕緣層上沉積金屬材料并進行處理以形成第二金屬繞線，所述第二金屬繞線通過所述第二過孔連通所述第二金屬層。

10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述預(yù)定位置設(shè)置在由所述第一金屬繞線和所述第二金屬繞線形成的繞線電阻所在區(qū)域的中間位置。