[發明專利]LDMOS晶體管

在審

• 申請號: 201611242583.4
• 申請日: 2016-12-29
• 公開（公告）號: CN107123678A
• 公開（公告）日: 2017-09-01
• 發明（設計）人: 吳俊慶;王柏仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明實施例涉及LDMOS晶體管。

背景技術

MOSFET是電壓控制的器件。當大于MOSFET的閾值的控制電壓被施加到MOSFET的柵極時，在MOSFET的漏極和源極之間建立導電溝道。另一方面，當控制電壓低于MOSFET的閾值時，MOSFET相應地截止。目前，MOSFET被分為三個亞類，平面MOSFET、橫向雙擴散的MOS(LDMOS)FET和垂直雙擴散的MOSFET。與其他MOSFET器件相比，由于LDMOS的不對稱結構在LDMOS的漏極和源極之間提供短溝道，因此LDMOS能夠在單位面積上傳送更多的電流。為了提高LDMOS的擊穿電壓，LDMOS的柵極多晶硅可以被擴展以制造與LDMOS的漂移區的重疊。這種重疊作為場板以保持LDMOS的擊穿電壓。

發明內容

根據本發明的一些實施例，提供了一種MOS晶體管，包括：第一導電性的襯底；第一導電性的第一區域，形成在所述襯底中；第二導電性的第二區域，形成在所述襯底中，所述第二區域與所述第一區域相鄰；第二導電性的源極區，形成在所述第一區域中；第二導電性的漏極區，形成在所述第二區域中；有源柵極堆疊件，設置在所述第一區域上；以及偽柵極堆疊件，設置在所述第二區域上，所述偽柵極堆疊件電連接至可變電壓。

根據本發明的另一些實施例，還提供了一種MOS晶體管，包括：第一導電性的襯底；第一導電性的第一區域，形成在所述襯底中；第二導電性的第二區域，形成在所述襯底中，所述第二區域與所述第一區域相鄰；第一導電性的第三區域，形成在所述襯底中，所述第三區域與所述第二區域相鄰；第二導電性的第一源極區，位于所述第一區域中；第二導電性的漏極區，位于所述第二區域中；第二導電性的第二源極區，位于所述第三區域中；第一有源柵極堆疊件，設置在所述第一區域上；第二有源柵極堆疊件，設置在所述第三區域上；第一偽柵極堆疊件，設置在所述第一源極區域和所述漏極區域之間的所述第二區域上，所述第一偽柵極堆疊件電連接至所述第一可變電壓；以及第二偽柵極堆疊件，設置在所述第二有源區域和所述漏極區域之間的所述第二區域上，所述第二偽柵極堆疊件電連接至第二可變電壓。

根據本發明的又一些實施例，還提供了一種MOS晶體管，包括：第一導電性的襯底；第二導電性的源極區，形成在所述襯底中；第二導電性的漏極區，形成在所述襯底中，所述源極區域和所述漏極區域彼此分離；第一導電性的溝道區，形成在所述襯底中并且位于所述源極區和所述漏極區之間；第二導電性的擴展的漂移區，形成在所述襯底中和所述漏極區周圍；有源柵極堆疊件，設置在所述溝道區上；以及偽柵極堆疊件，設置在所述擴展的漂移區上，所述偽柵極堆疊件電連接至可變電壓。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1是根據一些實施例的LDMOS晶體管的頂視圖。

圖2是根據一些實施例的LDMOS晶體管的截面圖。

圖3是根據一些實施例的具有接觸結構的LDMOS晶體管的頂視圖。

圖4是根據一些實施例的具有接觸結構的LDMOS晶體管的截面圖。

圖5是根據一些實施例的LDMOS晶體管的截面圖。

圖6是根據一些實施例的LDMOS晶體管的頂視圖。

圖7是根據一些實施例的LDMOS晶體管的截面圖。

圖8是根據一些實施例的具有接觸結構的LDMOS晶體管的頂視圖。

圖9是根據一些實施例的具有接觸結構的LDMOS晶體管的截面圖。

圖10是根據一些實施例的LDMOS晶體管的截面圖。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。