[發(fā)明專利]半導(dǎo)體元件及其制作方法

有效

• 申請?zhí)枺?/td>: 201611242454.5
• 申請日: 2016-12-29
• 公開（公告）號: CN108257874B
• 公開（公告）日: 2021-07-13
• 發(fā)明（設(shè)計）人: 何萬迅;邢溯
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L21/34
• 分類號: H01L21/34;H01L29/78
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開一種半導(dǎo)體元件及其制作方法。首先形成一通道層于一基底上，然后形成一柵極介電層于通道層上，形成一源極層以及一漏極層于柵極介電層兩側(cè)，形成一下電極于柵極介電層上，形成一相位轉(zhuǎn)換層于下電極上以及形成一上電極于相位轉(zhuǎn)換層上。

技術(shù)領(lǐng)域

本發(fā)明涉及一種制作半導(dǎo)體元件的方法，尤其是涉及一種制作氧化物半導(dǎo)體晶體管的方法。

背景技術(shù)

近期將半導(dǎo)體薄膜設(shè)于一具有絕緣表面的基底上以形成晶體管的技術(shù)普遍受到注目，其中該晶體管可應(yīng)用于例如集成電路或影像顯示元件等各種電子元件中。目前廣泛用來制作半導(dǎo)體薄膜的材料通常包含以硅為基礎(chǔ)的半導(dǎo)體材料，而其中又以氧化物半導(dǎo)體更受到各界注目。

一般而言，包含前述氧化物半導(dǎo)體薄膜的晶體管在電路呈現(xiàn)關(guān)閉狀態(tài)(offstate)時具有非常低的漏電流。然而，現(xiàn)今在整合具有氧化物半導(dǎo)體層的晶體管與一般具有金屬柵極的金屬氧化物半導(dǎo)體晶體管時仍遇到許多瓶頸，例如因制作流程過于復(fù)雜并造成成本增加等問題。因此如何改良現(xiàn)有包含氧化物半導(dǎo)體薄膜的晶體管元件的制作工藝即為現(xiàn)今一重要課題。

發(fā)明內(nèi)容

本發(fā)明一實施例公開一種制作半導(dǎo)體元件的方法。首先形成一通道層于一基底上，然后形成一柵極介電層于通道層上，形成一源極層以及一漏極層于柵極介電層兩側(cè)，形成一下電極于柵極介電層上，形成一相位轉(zhuǎn)換層于下電極上以及形成一上電極于相位轉(zhuǎn)換層上。

本發(fā)明另一實施例公開一種半導(dǎo)體元件，其主要包含：一通道層設(shè)于一基底上、一下電極設(shè)于通道層上、一源極層以及一漏極層設(shè)于柵極介電層兩側(cè)、一相位轉(zhuǎn)換層設(shè)于下電極上以及一上電極設(shè)于相位轉(zhuǎn)換層上。

附圖說明

圖1至圖6為本發(fā)明較佳實施例制作一半導(dǎo)體元件的方法示意圖。

其中，附圖標(biāo)記說明如下：

12 基底 14 通道層

16 柵極介電層 18 源極層

20 漏極層 22 第一介電層

24 第一凹槽 26 功函數(shù)層

28 柵極電極 30 下電極

32 第二介電層 34 第二凹槽

36 第一柵極層 38 相位轉(zhuǎn)換層

40 第二柵極層 42 上電極

44 第三介電層 46 第三凹槽

48 導(dǎo)電插塞

具體實施方式

請參照圖1至圖6，圖1至圖6為本發(fā)明較佳實施例制作一半導(dǎo)體元件的方法示意圖。如圖1所示，首先提供一基底12，基底12上可設(shè)有至少一包含例如氧化硅所構(gòu)成的絕緣層(圖未示)，且基底12例如是硅基底、外延硅基底、碳化硅基底或硅覆絕緣(silicon-on-insulator,SOI)基底等的半導(dǎo)體基底，但不以此為限。然后全面性覆蓋一由氧化物半導(dǎo)體所構(gòu)成的通道層14于基底12上的絕緣層上方。在本實施例中，通道層14較佳選自由氧化銦鎵鋅、氧化銦鋁鋅、氧化銦錫鋅、氧化銦鋁鎵鋅、氧化銦錫鋁鋅、氧化銦錫鉿鋅以及氧化銦鉿鋁鋅所構(gòu)成的群組，但不局限于此。