[發明專利]一種抵抗芯片寄存器故障注入的方法

有效

• 申請號: 201611241559.9
• 申請日: 2016-12-29
• 公開（公告）號: CN108256356B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 劉戩;袁永鋒;陳波濤
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: G06F21/76
• 分類號: G06F21/76
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出一種抵抗芯片寄存器故障注入的方法。應用在有安全要求的各種安全芯片中，如電子身份證、金融卡、社保卡、公交卡芯片等，本發明可以配合其他芯片復位機制保護芯片不被非法影響或侵入，從而提高對芯片內部資源的安全保護強度。

技術領域

本發明主要應用于信息安全技術領域，是一種適用于安全芯片的防攻擊技術。

背景技術

芯片在工作過程中，會有潛在的遭受攻擊的風險。常見的攻擊方法有對芯片實施光照，電磁或毛刺注入，改變環境溫度、電壓、芯片工作頻率等，通過這些攻擊使芯片內寄存器及其復位邏輯產生誤動作，導致芯片內存儲的數據以及安全設置被篡改，如安全傳感器的使能開關，安全防御機制的開關等由開啟狀態篡改為關閉狀態，使得芯片的內部安全設置減弱或失效，從而使芯片處于一種不安全的工作狀態，使攻擊者可以進行進一步的攻擊。因此要及時檢測發現寄存器工作狀態的異常，從而達到防御目的。

發明內容

本發明公開一種抵抗芯片寄存器故障注入的方法，在芯片內部放置一組寄存器，并設置相應的初始化電路和比較邏輯電路，并將比較邏輯電路的報警輸出作為芯片的復位源。在芯片初始化階段，初始化電路對一組寄存器進行初始化。當初始化完成后芯片受到異常條件干擾，導致寄存器被異常復位時，由比較邏輯電路對報警值進行檢出，從而因此芯片的復位。在未受到異常條件干擾時，一組寄存器的數據為互補數據形式存在，即為“01”或“10”，分別表示邏輯值“0”和“1”，芯片正常進行工作。

如圖1所示，本發明采用一種帶有異常復位報警機制的寄存器組結構的電路，由寄存器A，寄存器B，初始化控制電路C和比較判斷邏輯電路D組成；其中，寄存器A和寄存器B用來以互補邏輯的形式保存數值，初始化控制邏輯電路C用來在芯片初始化階段對寄存器A和寄存器B進行初始化，由其復位值“00”或“11”，即報警值，初始化為“01”或“10”，即正常工作值，并在初始化完成前屏蔽比較判斷邏輯電路D的輸出，避免在初始化階段誤報警；比較判斷邏輯電路D實時對寄存器A和寄存器B的值進行檢測，當其值為“00”或“11”時，輸出報警信號，當未處于初始化階段時，該報警信號將引起芯片復位。

本發明需要配合芯片復位機制使用，是對外部工作條件異常攻擊的一種有效的保護手段，在外部工作條件正常時，不會影響到芯片的正常工作過程。

本發明是以輸出信號作為芯片復位源為例來進行闡述的，但本發明不限于將輸出信號作為芯片的復位源，可以是中斷源或其他異常處理控制信號。本發明可以經過多次復制，用于保護多個（組）寄存器免受故障注入攻擊的威脅。

附圖說明

圖1 采用本發明的抵抗芯片寄存器故障注入電路實現示意圖。

具體實施方式

下面，以使用一個抵抗芯片寄存器故障注入電路為例，來說明本發明的具體實施方式。

本發明的抵抗芯片寄存器故障注入電路的硬件實現如圖1所示。

本發明采用將寄存器數據輸入和其取反值分別連接到一組寄存器（寄存器A和寄存器B）的輸入端，即兩個寄存器的數據端，將比較邏輯電路D的輸出端，即寄存器組數據比較結果輸出連接芯片系統復位。在芯片初始化階段，由初始化電路C將寄存器組（寄存器A和寄存器B）的值由復位值“00”或“11”初始化為“01”或“10”，同時在初始化完成前，屏蔽比較邏輯電路D的報警輸出。芯片初始化完成后，正常工作過程中，當外部工作條件異常導致寄存器組產生異常復位時，寄存器組的值將被復位成“00”或“11”，通過比較邏輯電路D檢測出寄存器組的數值為報警狀態，電路D將輸出報警信號，引起芯片復位。當外部工作條件正常時，寄存器組（寄存器A及寄存器B）的值為“01”時代表邏輯值“0”，“10”時代表邏輯值“1”，從而使芯片正常工作。

本發明包括但不限于此具體實施方式。本發明是以一組寄存器實現為例進行闡述的，但本發明不只限于一組寄存器的情況，可以是多個，多組寄存器。寄存器組的值不限于“01”時代表邏輯值“0”，“10”時代表邏輯值“1”，也可以相反使用，或采取其他編碼方式。輸出信號也不限于作為芯片的復位源，可以是中斷源或其他異常處理控制信號。