[發(fā)明專利]具有公共時(shí)鐘的環(huán)形網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)有效
| 申請(qǐng)?zhí)枺?/td> | 201611236570.6 | 申請(qǐng)日: | 2016-12-28 |
| 公開(公告)號(hào): | CN106656716B | 公開(公告)日: | 2019-08-20 |
| 發(fā)明(設(shè)計(jì))人: | 劉計(jì)龍;肖飛;范學(xué)鑫;麥志勤;李超然;王瑞田;康軍;熊又星;余錫文 | 申請(qǐng)(專利權(quán))人: | 中國(guó)人民解放軍海軍工程大學(xué) |
| 主分類號(hào): | H04L12/42 | 分類號(hào): | H04L12/42 |
| 代理公司: | 武漢開元知識(shí)產(chǎn)權(quán)代理有限公司 42104 | 代理人: | 馬輝 |
| 地址: | 430033 湖北*** | 國(guó)省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 具有 公共 時(shí)鐘 環(huán)形 網(wǎng)絡(luò) 拓?fù)?/a> 結(jié)構(gòu) | ||
本發(fā)明提供了一種具有公共時(shí)鐘的環(huán)形網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu),其特征在于:它包括中央控制器和多個(gè)子節(jié)點(diǎn),中央控制器作為主節(jié)點(diǎn)和多個(gè)子節(jié)點(diǎn)內(nèi)均設(shè)置有FPGA、第一收發(fā)模塊和第二收發(fā)模塊;FPGA與其對(duì)應(yīng)的第一收發(fā)模塊和第二收發(fā)模塊電連接;第一收發(fā)模塊作為時(shí)鐘信號(hào)收發(fā)接口,第二收發(fā)模塊作為數(shù)據(jù)信號(hào)收發(fā)接口;多個(gè)第一收發(fā)模塊依次連接形成時(shí)鐘環(huán)網(wǎng);時(shí)鐘環(huán)網(wǎng)為整個(gè)網(wǎng)絡(luò)傳輸公共時(shí)鐘,公共時(shí)鐘由主節(jié)點(diǎn)發(fā)出,每個(gè)子節(jié)點(diǎn)接收到時(shí)鐘的同時(shí),將其發(fā)送到下一下節(jié)點(diǎn);多個(gè)第二收發(fā)模塊依次連接形成數(shù)據(jù)信號(hào)環(huán)網(wǎng);數(shù)據(jù)信號(hào)環(huán)網(wǎng)用來(lái)傳輸串行數(shù)據(jù)信號(hào)。本發(fā)明大幅節(jié)省了網(wǎng)絡(luò)通信時(shí)間,提高了環(huán)網(wǎng)通信的效率。
技術(shù)領(lǐng)域
本發(fā)明屬于高速環(huán)網(wǎng)通信技術(shù),具體涉及一種具有公共時(shí)鐘的環(huán)形網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。
背景技術(shù)
分布式控制技術(shù)是實(shí)現(xiàn)大容量電力電子系統(tǒng)模塊化與標(biāo)準(zhǔn)化的重要基礎(chǔ),而高速光纖環(huán)網(wǎng)通信技術(shù)是實(shí)現(xiàn)分布式控制的重要技術(shù)手段。現(xiàn)代數(shù)字通信中,既可以使用傳統(tǒng)金屬介質(zhì),也可以使用光纖介質(zhì)。光纖通信具有抗干擾能力強(qiáng)的優(yōu)點(diǎn),可以在各種復(fù)雜電磁環(huán)境下穩(wěn)定可靠工作,同時(shí)光纖通信具有通信速率高的優(yōu)點(diǎn),使用光纖通信可以使通信速率達(dá)到上百M(fèi)bps。環(huán)網(wǎng)結(jié)構(gòu)具有靈活性高、組網(wǎng)方便的特點(diǎn)。將環(huán)網(wǎng)通信技術(shù)應(yīng)用到電力電子裝置的分布式控制系統(tǒng)中,是未來(lái)大容量電力電子裝置的發(fā)展趨勢(shì)。
傳統(tǒng)的工業(yè)控制中為了搭建通信網(wǎng)絡(luò),通常采用串口通信、SPI總線、CAN網(wǎng)絡(luò)和以太網(wǎng)通信等,這些通信方式通信速率不高、實(shí)時(shí)性不夠強(qiáng),其中還有一些不適合構(gòu)建環(huán)形網(wǎng)絡(luò)。近年來(lái),美國(guó)CPES研究人員開始采用一種HOTLink點(diǎn)對(duì)點(diǎn)通信技術(shù)來(lái)構(gòu)建環(huán)形網(wǎng)絡(luò)。已經(jīng)有芯片廠家研制了采用這種技術(shù)的專用通信芯片,研究人員采用這種芯片構(gòu)建了電力電子通信網(wǎng)絡(luò),并設(shè)計(jì)了網(wǎng)絡(luò)通信協(xié)議PESNET。
然而基于專用通信芯片的環(huán)形通信網(wǎng)絡(luò)存在一些不足,首先是專用通信芯片價(jià)格昂貴,在節(jié)點(diǎn)數(shù)目比較多的環(huán)網(wǎng)中,因?yàn)閷S眯酒褂脭?shù)量較大,造成控制系統(tǒng)成本居高不下。第二點(diǎn)是專用通信芯片引腳比較多,編程配置比較復(fù)雜,也一定程度上也影響了環(huán)網(wǎng)通信技術(shù)的大范圍推廣應(yīng)用。第三點(diǎn)是環(huán)網(wǎng)中的任意兩個(gè)不相鄰的節(jié)點(diǎn)不能實(shí)現(xiàn)直接點(diǎn)對(duì)點(diǎn)通信,而只能依靠其他節(jié)點(diǎn)的轉(zhuǎn)發(fā),而且串行數(shù)據(jù)在專用芯片中延時(shí)較長(zhǎng),造成網(wǎng)絡(luò)通信消耗的時(shí)間較長(zhǎng)。
發(fā)明內(nèi)容
本發(fā)明的目的就是針對(duì)現(xiàn)有技術(shù)的缺陷,提供一種具有公共時(shí)鐘的環(huán)形網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu),大幅節(jié)省了網(wǎng)絡(luò)通信時(shí)間,提高了環(huán)網(wǎng)通信的效率。
本發(fā)明提供了一種具有公共時(shí)鐘的環(huán)形網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu),其特征在于:它包括中央控制器和多個(gè)子節(jié)點(diǎn),中央控制器作為主節(jié)點(diǎn)和多個(gè)子節(jié)點(diǎn)內(nèi)均設(shè)置有FPGA、第一收發(fā)模塊和第二收發(fā)模塊;FPGA與其對(duì)應(yīng)的第一收發(fā)模塊和第二收發(fā)模塊電連接;第一收發(fā)模塊作為時(shí)鐘信號(hào)收發(fā)接口,第二收發(fā)模塊作為數(shù)據(jù)信號(hào)收發(fā)接口;多個(gè)第一收發(fā)模塊依次連接形成時(shí)鐘環(huán)網(wǎng);時(shí)鐘環(huán)網(wǎng)為整個(gè)網(wǎng)絡(luò)傳輸公共時(shí)鐘,公共時(shí)鐘由主節(jié)點(diǎn)發(fā)出,每個(gè)子節(jié)點(diǎn)接收到時(shí)鐘的同時(shí),將其發(fā)送到下一下節(jié)點(diǎn);多個(gè)第二收發(fā)模塊依次連接形成數(shù)據(jù)信號(hào)環(huán)網(wǎng);數(shù)據(jù)信號(hào)環(huán)網(wǎng)用來(lái)傳輸串行數(shù)據(jù)信號(hào),主節(jié)點(diǎn)發(fā)出數(shù)據(jù)信號(hào),數(shù)據(jù)信號(hào)將以公共時(shí)鐘信號(hào)為參考時(shí)鐘;每一個(gè)子節(jié)點(diǎn)以公共時(shí)鐘為參考接收數(shù)據(jù)信號(hào)的同時(shí),將其發(fā)送到下一個(gè)節(jié)點(diǎn)。
所述第一收發(fā)模塊和第二收發(fā)模塊使用金屬傳輸介質(zhì)或光纖傳輸介質(zhì)。
所述公共時(shí)鐘最后終止于主節(jié)點(diǎn)的第一收發(fā)模塊的時(shí)鐘信號(hào)接收引腳;時(shí)鐘環(huán)網(wǎng)中每個(gè)節(jié)點(diǎn)的數(shù)據(jù)信號(hào)收發(fā)速率由主節(jié)點(diǎn)發(fā)出的公共時(shí)鐘頻率決定。
所述數(shù)據(jù)信號(hào)環(huán)網(wǎng)中的數(shù)據(jù)信號(hào)是按照4B/5B編碼格式進(jìn)行編碼的,數(shù)據(jù)信號(hào)中包含數(shù)據(jù)和命令;4B/5B邏輯編碼對(duì)0-F這16個(gè)半字節(jié)數(shù)據(jù)進(jìn)行編碼,每一個(gè)半字節(jié)數(shù)據(jù)對(duì)應(yīng)一個(gè)5bit的編碼;另外對(duì)0-F這16個(gè)命令進(jìn)行編碼,每一個(gè)命令對(duì)應(yīng)一個(gè)10bit的編碼。通過(guò)4B/5B編碼,使串行序列中的數(shù)據(jù)和命令可通過(guò)邏輯判斷識(shí)別出來(lái)。
所述的主節(jié)點(diǎn)發(fā)送數(shù)據(jù)幀給所有子節(jié)點(diǎn),子節(jié)點(diǎn)內(nèi)部時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)延遲小,各個(gè)子節(jié)點(diǎn)收到主節(jié)點(diǎn)的數(shù)據(jù)幀后,對(duì)數(shù)據(jù)幀進(jìn)行解讀,執(zhí)行相應(yīng)的操作。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)人民解放軍海軍工程大學(xué),未經(jīng)中國(guó)人民解放軍海軍工程大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611236570.6/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。





