[發(fā)明專利]一種AES加解密電路仿真分析方法及裝置

在審

• 申請?zhí)枺?/td>: 201611236322.1
• 申請日: 2016-12-28
• 公開（公告）號: CN106788976A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計）人: 張睿;林子康;胡湘宏;熊曉明
• 申請（專利權(quán)）人: 廣東工業(yè)大學(xué)
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 張春水,唐京橋

1.一種AES加解密電路仿真分析方法，其特征在于，包括：

S1：通過JAVA對確定AES加解密算法進行是否可實現(xiàn)的仿真驗證；

S2：確定根據(jù)JAVA驗證后的AES加解密算法對應(yīng)的數(shù)據(jù)邏輯架構(gòu)進行的AES加解密功能結(jié)構(gòu)模塊的劃分；

S3：根據(jù)AES加解密功能結(jié)構(gòu)模塊通過編寫的RTL代碼生成AES加解密電路，并通過VCS仿真驗證AES加解密電路是否可實現(xiàn)的仿真操作；

S4：通過DC綜合軟件對VCS仿真驗證后的AES加解密電路進行時序和功耗分析。

2.根據(jù)權(quán)利要求1所述的AES加解密電路仿真分析方法，其特征在于，

所述AES加解密算法包括：

輸入待加密數(shù)據(jù)或待解密數(shù)據(jù)，將所述待加密數(shù)據(jù)或待加密數(shù)據(jù)與子密鑰進行密鑰運算操作；

加載加密控制信號或解密控制信號；

在所述加密控制信號的控制下通過單次加密迭代步驟在加解密迭代復(fù)用模塊上進行10次加密迭代操作，并通過單次解密迭代步驟在所述解密控制信號的控制下在加解密迭代復(fù)用模塊上進行10次解密迭代操作。

3.根據(jù)權(quán)利要求2所述的AES加解密電路仿真分析方法，其特征在于，所述步驟S2具體包括：

確定根據(jù)JAVA驗證后的AES加解密算法對應(yīng)的數(shù)據(jù)邏輯架構(gòu)進行的AES加解密功能結(jié)構(gòu)模塊分別為頂層電路結(jié)構(gòu)模塊、查找表模塊、密鑰擴展模塊、輪常量發(fā)生器模塊的劃分。

4.根據(jù)權(quán)利要求3所述的AES加解密電路仿真分析方法，其特征在于，

所述單次加密迭代步驟為：

a1：對輸入的數(shù)據(jù)進行S盒置換操作；

a2：對經(jīng)S盒置換輸出的數(shù)據(jù)的每一行進行移字節(jié)操作；

a3：將經(jīng)數(shù)據(jù)行移位變換輸出的數(shù)據(jù)通過右乘一個矩陣進行混列變換操作；

a4：在加密控制信號的控制下，由密鑰存儲單元里存儲的前一次加密迭代的子密鑰獲得本次加密迭代的子密鑰；

a5：將經(jīng)混列變換輸出的數(shù)據(jù)與該次輸入的子密鑰進行密鑰運算操作；

所述單次解密迭代步驟為：

b1：對輸入的數(shù)據(jù)進行S盒逆置換操作；

b2：對經(jīng)S盒逆置換輸出的數(shù)據(jù)的每一行進行移字節(jié)的逆操作；

b3：在解密控制信號的控制下，由密鑰存儲單元里存儲的前一次解密迭代的子密鑰獲得本次解密迭代的子密鑰；

b4：將經(jīng)數(shù)據(jù)行逆移位變換輸出的數(shù)據(jù)與該次輸入的子密鑰進行密鑰運算操作；

b5：將經(jīng)密鑰運算變換輸出的數(shù)據(jù)通過右乘一個矩陣進行混列逆變換操作。

5.根據(jù)權(quán)利要求4所述的AES加解密電路仿真分析方法，其特征在于，所述步驟S4具體包括：

DC綜合軟件接收邏輯庫對VCS仿真驗證后的AES加解密電路進行約束，并與RTL代碼進行邏輯綜合生成網(wǎng)表，通過DC綜合軟件對所述網(wǎng)表進行時序和功耗分析。

6.一種AES加解密電路仿真分析裝置，其特征在于，包括：

驗證單元，用于通過JAVA對確定AES加解密算法進行是否可實現(xiàn)的仿真驗證；

劃分單元，用于確定根據(jù)JAVA驗證后的AES加解密算法對應(yīng)的數(shù)據(jù)邏輯架構(gòu)進行的AES加解密功能結(jié)構(gòu)模塊的劃分；

仿真單元，用于根據(jù)AES加解密功能結(jié)構(gòu)模塊通過編寫的RTL代碼生成AES加解密電路，并通過VCS仿真驗證AES加解密電路是否可實現(xiàn)的仿真操作；

分析單元，用于通過DC綜合軟件對VCS仿真驗證后的AES加解密電路進行時序和功耗分析。

7.根據(jù)權(quán)利要求6所述的AES加解密電路仿真分析裝置，其特征在于，

所述驗證單元具體包括：

驗證子單元，具體用于通過JAVA對確定AES加解密算法子單元進行是否可實現(xiàn)的仿真驗證；

AES加解密算法子單元具體包括：

輸入模塊，具體用于輸入待加密數(shù)據(jù)或待解密數(shù)據(jù)；

密鑰運算模塊，具體用于將所述待加密數(shù)據(jù)或待加密數(shù)據(jù)與子密鑰進行密鑰運算操作；

加載模塊，具體用于加載加密控制信號或解密控制信號；

加密迭代模塊，具體用于在所述加密控制信號的控制下通過單次加密迭代步驟在加解密迭代復(fù)用模塊上進行10次加密迭代操作；

解密迭代模塊，具體用于通過單次解密迭代步驟在所述解密控制信號的控制下在加解密迭代復(fù)用模塊上進行10次解密迭代操作。