[發明專利]半導體器件的測試結構和測試方法

有效

• 申請號: 201611234296.9
• 申請日: 2016-12-28
• 公開（公告）號: CN108257941B
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 任小兵;劉群
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 吳平

1.一種半導體器件的測試結構，其特征在于，包括：

第一電阻結構，所述第一電阻結構包括第一有源區和設置在所述第一有源區上的第一多晶硅柵；所述第一有源區的寬度大于預設寬度值；所述預設寬度值為所述半導體器件上的淺溝槽隔離結構臺階高度對多晶硅柵的寬度產生影響時的有源區寬度的臨界值；所述第一多晶硅柵的設計寬度與所述半導體器件的多晶硅柵的設計寬度相同；和

第二電阻結構，所述第二電阻結構包括第二有源區和設置在所述第二有源區上的第二多晶硅柵；所述第二有源區的寬度小于所述預設寬度值；所述第二多晶硅柵的設計尺寸與所述第一多晶硅柵的設計尺寸相同；

其中，所述第一電阻結構和所述第二電阻結構按預設電路結構電性連接形成測試電路；所述測試電路中的所述第一電阻結構所在支路的總電阻和所述第二電阻結構所在支路的總電阻相等。

2.根據權利要求1所述的測試結構，其特征在于，所述預設電路結構為電橋電路；所述電橋電路包括兩條并聯支路；每一條并聯支路上均串聯設置所述第一電阻結構和所述第二電阻結構；兩條并聯支路上的兩個電阻結構的排列順序相反；兩條并聯支路的兩個交匯點作為測試電壓施加壓點；每條并聯支路的兩個電阻結構之間的節點作為測量壓點。

3.根據權利要求2所述的測試結構，其特征在于，兩個所述測試電壓施加壓點的結構相同且對稱設置；兩個所述測量壓點的結構相同且對稱設置。

4.根據權利要求2所述的測試結構，其特征在于，所述第一電阻結構還包括圍設于所述第一有源區四周的第一場區，所述第二電阻結構還包括圍設于所述第二有源區四周的第二場區；所述第一多晶硅柵延伸至所述第一場區的長度和所述第二多晶硅柵延伸至所述第二場區的長度相同。

5.根據權利要求4所述的測試結構，其特征在于，所述第一場區和所述第二場區內均設置有接觸孔；所述測試電壓施加壓點和所述測量壓點均通過金屬連線與對應的接觸孔連接。

6.根據權利要求5所述的測試結構，其特征在于，兩個所述測試電壓施加壓點與對應的接觸孔之間的金屬連線的結構相同且對稱設置；兩個所述測量壓點與對應的接觸孔之間的金屬連線的結構相同且對稱設置。

7.根據權利要求1所述的測試結構，其特征在于，所述預設寬度值為3微米。

8.根據權利要求1所述的測試結構，其特征在于，所述第一電阻結構和所述第二電阻結構均為N型或者P型非自對準硅化物電阻。

9.根據權利要求1所述的測試結構，其特征在于，所述測試結構設置于硅片的劃片槽區域。

10.一種基于如權利要求1～9任一所述的測試結構的半導體器件的測試方法，包括：

對所述測試電路施加電壓以使得所述測試電路工作；

測量所述第一電阻結構和所述第二電阻結構上的電壓差值；以及

根據所述電壓差值的變化監控淺溝槽隔離結構臺階高度對多晶硅柵的寬度的影響情況。