[發明專利]LDMOS器件及其制作方法

有效

• 申請號: 201611228281.1
• 申請日: 2016-12-27
• 公開（公告）號: CN108242467B
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 張廣勝;張森;胡小龍
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 吳平

本發明涉及一種LDMOS器件及其制作方法。一種LDMOS器件，包括襯底、位于襯底上的漂移區，所述漂移區包括源區和漏區；以及包圍所述漂移區的溝槽，所述溝槽的深度大于所述漂移區的深度。由于其溝槽包圍了漂移區，從而可以限制LDMOS器件在高溫工作時產生的電子空穴對中的空穴電流流向襯底，即可以有效隔離LDMOS器件與外圍邏輯電路，避免串擾現象的發生。此外，還提供了一種LDMOS器件的制作方法。

技術領域

本發明涉及半導體技術領域，特別是涉及LDMOS器件及其制作方法。

背景技術

橫向雙擴散金屬氧化物半導體場效應管(Lateral Double-diffuse MOS，LDMOS)器件的制造主要是利用雙擴散技術，在相同的有源區相繼進行兩次硼磷擴散，由兩次硼磷擴散的橫向結深之差來精確控制溝道的長度。同時，漂移區在溝道和漏端之間起緩沖作用，削弱了LDMOS器件的短溝道效應。

傳統的高壓功率LDMOS器件通常采用Double-RESURF(降低表面電場)技術來形成，Double-RESURF技術為：在器件的漂移區中部表面內引入與漂移區導電類型相反的摻雜區，改善漂移區表面電場分布，提高擊穿電壓。LDMOS器件在高溫工作時，由于晶格散射和碰撞產生的電子空穴對，從而產生的漏電流會被LDMOS器件的襯底收集，圍繞襯底流動，會對LDMOS器件對外圍的控制邏輯電路產生噪聲干擾，串擾外圍的控制邏輯電路，影響其產品性能。

發明內容

基于此，有必要針對上述問題，提供一種在高溫工作條件下，減小漏電電流對外圍控制邏輯電路串擾的LDMOS器件。

一種LDMOS器件，包括：

襯底；

位于襯底上的漂移區，所述漂移區包括源區和漏區；以及，

包圍所述漂移區的溝槽，所述溝槽的深度大于所述漂移區的深度。

在其中一個實施例中，所述溝槽內填充有多晶硅、氧化硅、氮化硅和氮氧化物中的一種。

在其中一個實施例中，所述溝槽的下方注入有與所述漂移區摻雜類型相反的雜質。

在其中一個實施例中，所述溝槽的數量為多條。

在其中一個實施例中，多條所述溝槽的深度相同；或，

多條所述溝槽的深度呈梯度遞減，且靠近所述漂移區的溝槽的深度淺，遠離所述漂移區的溝槽的深度深；或，

多條所述溝槽的深度呈梯度遞增，且靠近所述漂移區的溝槽的深度深，遠離所述漂移區的溝槽的深度淺。

在其中一個實施例中，在所述漂移區內還設有與所述漂移區摻雜類型相反的埋層。

在其中一個實施例中，述埋層的數量為多個。

此外，還提供一種LDMOS器件的制作方法，包括：

提供襯底；

在形成LDMOS器件區域的所述襯底的四周邊緣開設溝槽；

在所述襯底上形成漂移區，所述溝槽包圍所述漂移區，且所述溝槽的深度大于所述漂移區的深度；

在所述漂移區內形成有源區和漏區。

在其中一個實施例中，所述方法還包括：

在所述溝槽內填充多晶硅、氧化硅、氮化硅和氮氧化中的一種。

在其中一個實施例中，所述方法還包括：

從所述溝槽的底部注入與所述漂移區摻雜類型相反的雜質，注入的與所述漂移區摻雜類型相反的雜質位于所述溝槽的下方。