[發(fā)明專利]制造半導體器件的方法和對應的器件

在審

• 申請?zhí)枺?/td>: 201611226894.1
• 申請日: 2016-12-27
• 公開（公告）號: CN107492479A
• 公開（公告）日: 2017-12-19
• 發(fā)明（設(shè)計）人: M·莫爾格;F·希梅
• 申請（專利權(quán)）人: 意法半導體股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L27/02
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華,張寧

1.一種制造包括至少一個金屬化結(jié)構(gòu)(10)的半導體器件的方法，所述方法包括：

－在所述金屬化結(jié)構(gòu)(10)上提供封蓋堆疊(141、161、142、162)，其中所述堆疊包括至少一個鎳層，

－在所述堆疊(141、161、142、162)中包括鎳層配對(141，142)，所述鎳層配對(141，142)在它們之間具有易延展材料(161)的層。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述易延展材料(161)選自鈀和金。

3.根據(jù)權(quán)利要求1或權(quán)利要求2所述的方法，包括提供所述金屬化結(jié)構(gòu)(10)作為銅金屬化結(jié)構(gòu)，優(yōu)選地作為再布線層－RDL金屬化結(jié)構(gòu)。

4.根據(jù)前述權(quán)利要求中任一項所述的方法，包括在所述堆疊中、與所述金屬化結(jié)構(gòu)(10)相對地提供易延展材料的至少一個外層(162，18)。

5.根據(jù)權(quán)利要求4所述的方法，包括，在所述堆疊中、與所述金屬化結(jié)構(gòu)(10)相對地提供包括鈀的第一外層(162)和包括金的最外層(18)。

6.根據(jù)前述權(quán)利要求中任一項所述的方法，包括在所述至少一個金屬化結(jié)構(gòu)(10)下方提供阻擋層(12)。

7.根據(jù)權(quán)利要求6所述的方法，包括：

－在所述至少一個金屬化結(jié)構(gòu)(10)下方提供包括TiW的所述阻擋層，和/或

－提供與在所述至少一個金屬化結(jié)構(gòu)(10)下方的所述阻擋層(12)鄰接的所述封蓋堆疊(141、161、142、162)，以提供所述至少一個金屬化結(jié)構(gòu)(10)的完全覆蓋。

8.根據(jù)前述權(quán)利要求中任一項所述的方法，包括通過無電沉積在所述金屬化結(jié)構(gòu)上提供所述堆疊(141、161、142、162)。

9.一種半導體器件，包括：

－至少一個金屬化結(jié)構(gòu)(10)，以及

－封蓋堆疊(141、161、142、162)，被提供在所述金屬化結(jié)構(gòu)(10)上，其中所述堆疊包括鎳層配對(141，142)，所述鎳層配對(141，142)具有在它們之間的易延展材料(161)的層。

10.根據(jù)權(quán)利要求9所述的半導體器件，其中：

－所述易延展材料(161)選自鈀和金，和/或

－所述堆疊包括與所述金屬化結(jié)構(gòu)(10)相對的所述易延展材料的至少一個外層(162，18)。