[發明專利]一種基于磁性斯格明子的邏輯門電路在審
| 申請號: | 201611226414.1 | 申請日: | 2016-12-27 |
| 公開(公告)號: | CN106877858A | 公開(公告)日: | 2017-06-20 |
| 發明(設計)人: | 徐永兵;楊龍;劉文卿 | 申請(專利權)人: | 南京大學 |
| 主分類號: | H03K19/20 | 分類號: | H03K19/20 |
| 代理公司: | 南京瑞弘專利商標事務所(普通合伙)32249 | 代理人: | 陳建和 |
| 地址: | 210093 江*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 磁性 明子 邏輯 門電路 | ||
技術領域
本發明涉及微電子技術領域,特別是涉及一種利用磁性斯格明子改變磁頸電阻,從而實現邏輯與門以及邏輯或門。
背景技術
邏輯門是現代電子信息的基礎,實現各種基本邏輯關系的電路稱為邏輯門電路。在邏輯代數中,邏輯變量有兩種取值真(1)和假(0)。而在邏輯電路中,通常定義高電平為邏輯真而低電平為邏輯假,即用高、低電平這兩個電學參量分別來表示“1”、“0”這兩個邏輯變量,然后利用電路改變電壓的高低,從而實現了基本的邏輯門運算。表一給出了邏輯與門的真值表,其中A、B為輸入邏輯變量,X為輸出邏輯變量。表二給出了邏輯或門的真值表。
表一:邏輯與門的真值表
表二:邏輯或門的真值表
目前常用的邏輯門基于半導體電路,但受半導體材料特性的限制,半導體基邏輯門必須工作在一定的溫度范圍內。而邏輯電路工作時,由于電流的熱效應其器件溫度會累積升高,故半導體邏輯門會有相應的散熱裝置,如散熱片、風扇等,從而半導體基邏輯電路有較大的能量耗散。因此,我們提出一種基于磁性斯格明子的邏輯門電路,在電流的驅動下,斯格明子會在磁頸處累積,進而改變磁頸兩端的電壓。相對于半導體基邏輯電路,其具有能耗低、熱穩定性好以及易于集成等特點。
磁性斯格明子是一種磁渦旋態的納米磁結構,并具有粒子的特性,首先發現于中心不對稱的塊狀晶體中,其具有尺寸小、穩定性高和易操控等特點,被視為下一代電子元件的信息載體。而隨著研究的深入,在強自旋軌道耦合的雙層薄膜中也發現了這種特殊的準粒子(J.Sampaio,V.Cros,S.Rohart,A.Thiaville,and A.Fert,Nature Nanotechnology,vol.8,pp.839-844,Nov 2013.),為實現基于斯格明子的電子器件提供了結構基礎。而另一方面,人們對斯格明子的產生也進行了廣泛的研究,結果表明,電流不僅可以驅動已有斯格明子在薄膜層中移動,還可以在特定形狀的薄膜里誘導產生斯格明子(J.Iwasaki,M.Mochizuki,and N.Nagaosa,Nature Nanotechnology,vol.9,pp.156-156,Feb 2014.)。也就是說,利用電流控制薄膜中的斯格明子,可以設計新的電路元件,并與已有的集成電路相兼容。
發明內容
本發明的目的是,提出一種基于磁性斯格明子的邏輯門電路。由于磁性金屬納米線連接處磁頸寬度不同,導致斯格明子在磁頸處累積或耗散,進而改變了磁頸兩端的電壓,最終實現邏輯與運算和邏輯或運算。
本發明技術方案:一種基于磁性斯格明子的邏輯門電路,邏輯門基本單元由兩條輸入磁性金屬納米線右端會聚成一條輸出磁性金屬納米線構成,三根磁性金屬納米線帶有磁頸,控制三個磁頸的寬度不同(如圖2所示的M1,M2和M3),可以形成“與”邏輯門或者“或”邏輯門;所述的邏輯門為三根磁性金屬納米線構成的三接線端裝置,輸入端由兩根帶有磁頸(MA和MB)的納米線組成,其末端會聚形成一條帶有磁頸(MX)的輸出磁性金屬納米線。
輸入端激發磁性斯格明子的結構為凹狀圖形。
所述的磁性材料為Co和Pt的雙層薄膜。
當所述的邏輯門為“或”邏輯門的“或”功能,兩個輸入端的磁頸寬度相同,且大于輸出端的磁頸寬度。
所述的邏輯門為“與”邏輯門的“與”功能,;兩個輸入端的磁頸的寬度、臨界電流相同,且小于輸出端磁頸的寬度、臨界電流。
所述的邏輯門單元,輸入端納米線互相平行,在輸出和輸入線之間的過渡部分包括兩根彎曲形狀線5,每根彎曲形狀線包括1/2的向下拋物線狀的線和1/2的向上拋物線狀的線。輸入端(臂)的左端連接有兩個具有相同尺寸的方形電極(1),輸出端(臂)的右端連接有一個方形電極(1)。
所述的邏輯門輸入和輸出間采用電流驅使磁性斯格明子的移動,從而使得磁性斯格明子在磁頸處累積或耗散;斯格明子被所述磁頸捕獲,磁頸電阻相比沒有捕獲磁性斯格明子時大很多;通過磁頸的電流大于磁頸的臨界電流,磁性斯格明子將沿所述電流方向移動,從而磁頸電阻降低,即通過磁頸的電流大于臨界電流,斯格明子在電流的驅動下通過磁頸,不會發生累積,其電阻較小。邏輯的“1”表示在磁頸兩端之間的較低電壓,而邏輯的“0”則表示在磁頸兩端之間的較高電壓。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南京大學,未經南京大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611226414.1/2.html,轉載請聲明來源鉆瓜專利網。





