[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制造方法有效
| 申請?zhí)枺?/td> | 201611225663.9 | 申請日: | 2016-12-27 |
| 公開(公告)號: | CN107301972B | 公開(公告)日: | 2022-02-18 |
| 發(fā)明(設(shè)計)人: | 鄭有宏;周世培;杜友倫;亞歷山大·卡爾尼茨基;林東毅;陳韋立 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/48;H01L21/762 |
| 代理公司: | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 結(jié)構(gòu) 及其 制造 方法 | ||
1.一種半導(dǎo)體結(jié)構(gòu),包括:
半導(dǎo)體器件層,包括第一表面和第二表面,其中,所述第一表面位于所述半導(dǎo)體器件層的前側(cè)處,以及所述第二表面位于所述半導(dǎo)體器件層的后側(cè)處,所述半導(dǎo)體器件層包括鄰近第二表面的硅外延層;
絕緣層,位于所述半導(dǎo)體器件層的所述第二表面之上;以及
硅通孔(TSV),穿過所述絕緣層,
外延層,所述外延層位于所述半導(dǎo)體器件層和所述絕緣層之間,所述外延層與所述硅外延層接觸,并且所述外延層和所述絕緣層完全覆蓋除了所述硅通孔處的所述半導(dǎo)體器件層以及所述外延層具有約200nm的厚度,并且所述外延層包括摻雜至硅的碳、磷、鎵、氮或砷,
所述外延層的鍺的濃度從距離所述外延層的靠近所述第一表面的第三表面的40nm內(nèi)的約20%至約30%逐漸降低至所述第三表面周圍的0,并且所述外延層的鍺的濃度從所述外延層的與所述第三表面相對的第四表面周圍的0逐漸增加至距離所述第四表面40nm內(nèi)的約20%至約30%。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中,所述外延層包括硅鍺(SiGe)。
3.一種半導(dǎo)體結(jié)構(gòu)的制造方法,包括:
提供臨時襯底;
在所述臨時襯底上方形成外延三層結(jié)構(gòu),形成外延三層結(jié)構(gòu)的步驟包括:
在所述臨時襯底上方形成外延緩沖層,并且所述外延緩沖層與所述臨時襯底接觸;
在所述外延緩沖層上方形成外延蝕刻停止層,并且外延蝕刻停止層與所述外延緩沖層接觸,并且所述外延蝕刻停止層具有約200nm的厚度,并且所述外延蝕刻停止層包括摻雜至硅的碳、磷、鎵、氮或砷;
在所述外延蝕刻停止層上方形成硅外延層,并且所述硅外延層與所述外延蝕刻停止層接觸;
在所述硅外延層中形成半導(dǎo)體器件的有源區(qū);
在所述硅外延層上方形成層間介電層,其中,所述層間介電層包括金屬化層,并且所述硅外延層和所述層間介電層共同形成器件層;
去除所述臨時襯底;
在所述器件層的第一側(cè)上方形成絕緣層,使得所述有源區(qū)與所述外延蝕刻停止層接觸,并且使得所述有源區(qū)位于所述絕緣層和所述金屬化層之間;以及
在形成所述絕緣層之后,蝕刻所述絕緣層、所述外延蝕刻停止層、所述硅外延層以及所述層間介電層以形成穿過所述絕緣層、所述外延蝕刻停止層、所述硅外延層并且延伸進入所述層間介電層的通孔,其中,通過所述通孔的側(cè)壁暴露所述外延蝕刻停止層和所述器件層,并且所述外延蝕刻停止層和所述絕緣層完全覆蓋除了所述通孔處的所述器件層;
在所述通孔中形成穿過所述絕緣層的硅通孔(TSV);
其中,在所述外延緩沖層上方形成所述外延蝕刻停止層包括:
通過將所述外延蝕刻停止層中的鍺的濃度從所述外延緩沖層和所述外延蝕刻停止層之間的界面周圍的0逐漸增加至距離所述外延緩沖層和所述外延蝕刻停止層之間的界面40nm內(nèi)的約20%至約30%,并且將所述外延蝕刻停止層中的鍺的濃度從距離所述外延蝕刻停止層和所述硅外延層之間的界面40nm內(nèi)的約20%至約30%逐漸降低至所述外延蝕刻停止層和所述硅外延層之間的界面周圍的0來形成所述外延蝕刻停止層。
4.根據(jù)權(quán)利要求3所述的制造方法,還包括在去除所述臨時襯底之前,將載體襯底接合至所述器件層的前側(cè)。
5.根據(jù)權(quán)利要求3所述的制造方法,其中,所述臨時襯底的去除包括研磨所述臨時襯底。
6.根據(jù)權(quán)利要求3所述的制造方法,其中,所述臨時襯底上方的所述外延蝕刻停止層的形成包括形成硅鍺(SiGe)。
7.根據(jù)權(quán)利要求6所述的制造方法,其中,所述硅外延層和所述層間介電層具有約1.5μm至5μm的總厚度。
8.根據(jù)權(quán)利要求6所述的制造方法,其中,所述臨時襯底的去除包括實施四甲基氫氧化銨(TMAH)蝕刻。
9.根據(jù)權(quán)利要求3所述的制造方法,其中,形成所述外延緩沖層包括沉積所述外延緩沖層至具有約3.5μm的厚度。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611225663.9/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





