[發明專利]一種RFID閱讀器接收端的模擬前端架構

在審

• 申請號: 201611222728.4
• 申請日: 2016-12-27
• 公開（公告）號: CN106886729A
• 公開（公告）日: 2017-06-23
• 發明（設計）人: 胡建國;吳勁;吳江旭;王德明;段志奎
• 申請（專利權）人: 廣州智慧城市發展研究院;廣州搏創信息科技有限公司
• 主分類號: G06K7/00
• 分類號: G06K7/00
• 代理公司: 佛山幫專知識產權代理事務所(普通合伙)44387
• 代理人: 胡麗琴

1.一種RFID閱讀器接收端的模擬前端架構，其特征在于，所述模擬前端架構包括：Bandgap和LDO模塊、接收端、發送端和數字基帶；其中，

所述Bandgap和LDO模塊用于將5V的供電電壓轉換為1.8V電壓；所述Bandgap和LDO模塊分別與所述接收端和所述發送端連接，為所述接收端和所述發送端提供1.8V工作電壓；所述數字基帶分別與所述接收端和所述發送端連接，實現對所述接收端和所述發送端的控制。

2.根據權利要求1所述的種RFID閱讀器接收端的模擬前端架構，其特征在于，所述接收端包括：天線、IQ時鐘產生模塊、四相時鐘demode模塊、VGA放大和濾波模塊、相關量化模塊和比較整形邏輯處理模塊；

所述四相時鐘demode模塊分別與所述天線、所述IQ時鐘產生模塊和所述VGA放大和濾波模塊連接，所述相關量化模塊分別與所述VGA放大和濾波模塊和所述比較整形邏輯處理模塊連接。

3.根據權利要求2所述的種RFID閱讀器接收端的模擬前端架構，其特征在于，所述接收端還包括共模電平產生電路，所述共模電平產生電路分別與所述天線和所述比較整形邏輯處理模塊連接。

4.根據權利要求2所述的種RFID閱讀器接收端的模擬前端架構，其特征在于，所述IQ時鐘產生模塊用于產生I-clock和Q-clock，并將所述I-clock和所述Q-clock提供給所述四相時鐘demode模塊；

所述四相時鐘demode模塊用于對所述天線端接收到的信號進行采樣濾波，產生VRxI和VRxQ，并將所述VRxI和所述VRxQ傳送到所述VGA放大和濾波模塊；

所述VGA放大和濾波模塊用于將所述VRxI和所述VRxQ進行噪聲過濾和放大，形成VRxAmpI和VRxAmpQ；

所述相關量化模塊用于對所述VRxAmpI和所述VRxAmpQ進行相位相關和電容積分的處理，形成解調信號的雛形；

所述比較整形邏輯處理模塊用于對所述解調信號的雛形進行解調處理，獲取DATA信號，將所述DATA信號傳給數字基帶。

5.根據權利要求3所述的種RFID閱讀器接收端的模擬前端架構，其特征在于，所述共模電平產生電路用于產生共模電平電壓VH和比較基準電壓VL，并將所述模電平電壓VH和比較基準電壓VL提供給所述比較整形邏輯處理模塊。

6.根據權利要求1所述的種RFID閱讀器接收端的模擬前端架構，其特征在于，所述數字基帶用于接收和處理DATA信號，同時用于向所述接收端和所述發送端發送控制信號。