[發明專利]一種芯片晶體管測試芯片設計方法

有效

• 申請號: 201611221020.7
• 申請日: 2016-12-26
• 公開（公告）號: CN108241765B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 邵康鵬;鄭勇軍;李成霞
• 申請（專利權）人: 杭州廣立微電子股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 杭州杭誠專利事務所有限公司 33109
• 代理人: 王江成;盧金元

本發明公開了一種芯片晶體管測試芯片設計方法，其包括以下步驟：（1）規格芯片上的焊盤區域以及測試區域；（2）輸入產品版圖上的晶體管坐標信息；（3）構建測試結構；（4）生成引腳與焊盤的對應關系網表，根據網表信息對測試芯片內部進行布線，得到設計完成的測試芯片。通過本方法設計出的測試芯片在偵測生產過程中特定的生產缺陷時以產品版圖為基礎實現了測試對象和生產對象的一致性，同時提供了足夠的采樣面積，使得偵測缺陷的成功率明顯提高。本方案適用于偵測產品芯片中晶體管電特性以及缺陷。

技術領域

本發明涉及集成電路設計制造領域，尤其是涉及一種用于偵測產品芯片中晶體管電特性以及缺陷的測試芯片設計方法。

背景技術

隨著微電子技術的發展，目前集成電路進入了超深亞微米的時代，這使得電子器件的特征尺寸越來越小，芯片規模越來越大，數千萬甚至超過10億門的電路可以集成在單一的芯片上。半導體工藝已經發展到了28nm以下，對應版圖的最小線寬越來越小，而芯片的規模越來越大，復雜度越來越高。目前的主流的光刻技術是198nm光刻技術，在系統芯片的生產過程中，會有很多因素會影響到產品成品率，這些因素包括工藝過程中造成的各種短路、斷路等情況，量化這些因素對成品率的影響非常重要。因此，如何減少制造過程中的缺陷，提高成品率，成為了擺在半導體設計和制造公司面前的嚴峻的問題。

目前提高成品率的方法主要有：

光學臨近效應矯正技術：光學臨近效應在先進工藝下表現更加明顯，通過光刻機產生的晶圓上的圖形和實際的版圖會有差異，從而容易造成缺陷。因此這一技術在生產之前，通過矯正技術矯正掩膜版上的圖形，使得最終的生產出來的圖形和原始的版圖一致。

測試芯片技術：針對半導體生產的各個工藝環節可能存在的導致缺陷的問題，通過將測試結構進行大量的數據實驗設計，設計出測試芯片版圖，再將測試芯片制造出來進行測試并且將測試數據進行數據分析，找到工藝線中引起缺陷的原因，從而提高成品率。測試芯片自然是針對工藝線中引起缺陷的原因設計的，由大量的測試結構組成。設計測試結構有兩個辦法：（a）通過設計參數化單元，并進行數據試驗設計；（b）在已有的芯片版圖里找出需要測試的位置。

可制造性設計（DFM）：芯片設計的過程中，引入一些制造規則，考慮可制造性。減小系統缺陷，從而提高成品率。

上述三種方法中，測試芯片技術是最為普遍應用的技術。制造測試芯片需要創建測試結構，目前工業界采取的方法是參考產品芯片版圖里面需要注意的位置和圖案，這些位置和圖案包括了用戶所要探究的影響成品率的因素，然后手動地產生測試結構，手動產生測試芯片模板，然后通過儀器實現對測試芯片模板進行電氣測試。

但設計測試結構需要很多工程經驗作為支撐，隨著工藝復雜度越來越高，設計出能夠合理重現版圖中的情況也變的越來越難。在發明申請《一種目標芯片中多個晶體管的測試方法》中，提出了以產品版圖的中的晶體管直接作為測試主體，即測試結構。這樣很好得實現了測試對象和生產對象的一致性。但該專利所提出的方法主要用于對產品版圖中的晶體管進行電特性參數的測量，當需要偵測在生產過程中特定的生產缺陷時，該設計方法無法提供足夠的采樣面積，并且無法自動生成合適的測試結構。

發明內容

本發明主要是解決現有技術所存在的自動化程度較低、處理大規模高復雜度測試對象困難等的技術問題，提供一種用于偵測產品芯片中晶體管電特性以及缺陷的芯片晶體管測試芯片設計方法，通過該方法設計出的測試芯片在偵測生產過程中特定的生產缺陷時以產品版圖為基礎，實現了測試對象和生產對象的一致性，同時提供了足夠的采樣面積，使得偵測缺陷的成功率明顯提高。

本發明針對上述技術問題主要是通過下述技術方案得以解決的：一種芯片晶體管測試芯片設計方法，用于偵測產品芯片中晶體管電特性以及缺陷，包括以下步驟：

（1）規格芯片上的焊盤區域以及測試區域；

（2）輸入產品版圖上的晶體管坐標信息；