[發明專利]非易失性存儲裝置、擦除方法及包括該裝置的存儲系統

有效

• 申請號: 201611218247.6
• 申請日: 2011-11-16
• 公開（公告）號: CN107068182B
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 沈善一;張在薰;崔正達;李云京;金基玄
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/16
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 張帆;崔卿虎

本發明提供了一種非易失性存儲裝置、擦除方法及包括該非易失性存儲裝置的存儲系統。所述非易失性存儲裝置包括襯底和設置在所述襯底上的多個單元串，所述多個單元串中的每個單元串包括在垂直于所述襯底的方向上堆疊的多個單元晶體管，所述擦除方法包括步驟：將接地電壓施加到與所述多個單元串的多個接地選擇晶體管相連接的接地選擇線；將接地電壓施加到與所述多個單元串的多個串選擇晶體管相連接的多個串選擇線；將字線擦除電壓施加到與所述多個單元串的多個存儲單元相連接的多個字線；將擦除電壓施加到所述襯底；響應所述擦除電壓的施加來控制所述接地選擇線的電壓；和響應所述擦除電壓的施加來控制所述多個串選擇線的電壓。

本申請是基于2011年11月16日提交的、申請號為 201110363170.2、發明創造名稱為“非易失性存儲裝置、擦除方法及包括該裝置的存儲系統”的中國專利申請的分案申請。

技術領域

本發明涉及半導體存儲裝置，更具體地涉及非易失性存儲裝置、其擦除方法、和包括該非易失性存儲裝置的存儲系統。

背景技術

半導體存儲裝置是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)之類的半導體制造的存儲裝置。半導體存儲裝置粗略地分為易失性存儲裝置和非易失性存儲裝置。

易失性存儲裝置在斷電時會丟失所存儲的數據。易失性存儲裝置包括靜態RAM(SRAM)、動態RAM(DRAM)、同步DRAM (SDRAM)等。非易失性存儲裝置即使在斷電時也可以保持所存儲的內容。非易失性存儲裝置包括只讀存儲器(ROM)、可編程ROM (PROM)、電可編程ROM(EPROM)、電可擦除及可編程ROM (EEPROM)、閃存裝置、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等。閃存裝置粗略地分成NOR型和NAND型。

近年來，已經開發出具有三維陣列結構的半導體存儲裝置以改進半導體存儲裝置的集成度。

發明內容

本發明的目的在于提供更可靠的非易失性存儲裝置、其擦除方法、和包括該非易失性存儲裝置的存儲系統。

本發明構思的實施例的一個方面旨在提供一種非易失性存儲裝置的擦除方法，所述非易失性存儲裝置包括襯底和設置在所述襯底上的多個單元串，所述多個單元串中的每個單元串包括在垂直于所述襯底的方向上堆疊的多個單元晶體管，所述擦除方法包括步驟：將接地電壓施加到與所述多個單元串的多個接地選擇晶體管相連接的接地選擇線；將接地電壓施加到與所述多個單元串的多個串選擇晶體管相連接的多個串選擇線；將字線擦除電壓施加到與所述多個單元串的多個存儲單元相連接的多個字線；將擦除電壓施加到所述襯底；響應所述擦除電壓的施加來控制所述接地選擇線的電壓；和響應所述擦除電壓的施加來控制所述多個串選擇線的電壓。

在該實施例中，控制所述接地選擇線的電壓的步驟包括：將所述襯底的電壓與所述接地選擇線的電壓之間的電壓差保持在一個特定范圍內。

在該實施例中，控制所述接地選擇線的電壓的步驟包括：將接地選擇線電壓施加到所述接地選擇線。

在該實施例中，所述接地選擇線的電壓的上升斜率被控制為小于所述襯底的電壓的上升斜率。

在該實施例中，控制所述接地選擇線的電壓的步驟包括：在施加了所述擦除電壓并且經過了一個延遲時間之后，將接地選擇線電壓施加到所述接地選擇線。

在該實施例中，控制所述接地選擇線的電壓的步驟包括：在施加了所述擦除電壓并且經過了一個延遲時間之后，將所述接地選擇線浮置。

在該實施例中，控制所述接地選擇線的電壓的步驟包括：當所述襯底的電壓達到目標電壓時，將接地選擇線電壓施加到所述接地選擇線。

在該實施例中，控制所述多個串選擇線的電壓的步驟包括：將所述襯底的電壓與所述多個串選擇線的電壓之間的電壓差保持在一個特定范圍內。