[發明專利]一種Zynq芯片在異構稱多處理模式下雙核共享輸出外設的方法

有效

• 申請號: 201611218159.6
• 申請日: 2016-12-26
• 公開（公告）號: CN106648896B
• 公開（公告）日: 2020-06-02
• 發明（設計）人: 周濤;孔麗;王天建;徐剛;陳秋榮;徐萬方;劉萬鵬
• 申請（專利權）人: 北京四方繼保自動化股份有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F9/54
• 代理公司: 北京智繪未來專利代理事務所(普通合伙) 11689
• 代理人: 張紅蓮

1.一種Zynq芯片在異構多處理模式下雙核共享輸出外設的方法，Zynq芯片包括兩個ARM即雙核ARM和一個FPGA，ARM和FPGA之間通過片內的AMBA總線連接，在FPGA內實現的共享輸出外設，共享給雙核使用；其特征在于，所述方法包括以下步驟：

步驟1：由Zynq芯片中的FPGA根據所在的硬件板卡條件，確定板卡外接以太網口的數量，并確定在邏輯資源允許情況下，可以定制的外接以太網數量和報文優先級數量，并將所定制的外接以太網數量和報文優先級數量存儲在固定地址的寄存器中供ARM讀取；

步驟2：每個ARM從上述寄存器中讀取信息后，根據工程的需要為各種工程應用報文定義優先級別；每個ARM為各種優先級別報文分配和FPGA之間的共享內存空間，包括存儲區大小和存儲區首地址，并以寫寄存器的方式將共享內存的地址、空間大小信息傳遞給FPGA；

對于每種優先級的報文均分配2塊內存空間，一個是數據包存儲區，另一個是數據包描述信息存儲區；數據包描述信息是一個定長度的報文描述信息，包括數據優先級、定時發送屬性、數據長度、目標外設信息；

數據包存儲區和數據包描述信息存儲區，都有讀指針和寫指針，寫指針只能由ARM寫，FPGA可讀，讀指針只能由FPGA寫，ARM可讀；

步驟3：ARM產生了待發送的數據包后，首先決定待發送數據包的優先級，并為此數據包建立一個數據包描述信息；將數據包和數據包描述信息分別寫入相應的共享內存空間地址；

步驟4：更新此優先級對應的數據包描述信息寫指針，通知FPGA有新的待發數據；

步驟5：FPGA實時比較以太網發送模塊的空閑狀態，同時比較各數據包描述信息存儲區的讀寫指針差；

步驟6：當發送模塊空閑且此任一優先級的數據包描述信息存儲區的讀寫指針差不為零，就觸發一次報文發送，FPGA將最高優先級數據搬移進以太網發送模塊，啟動一次發送；然后返回步驟5，直到以太網發送模塊對應的數據包描述信息存儲區的讀寫指針相等，即數據緩沖區為空。