[發明專利]半導體結構和相關的制造方法

有效

• 申請號: 201611216672.1
• 申請日: 2016-12-26
• 公開（公告）號: CN107046033B
• 公開（公告）日: 2022-05-31
• 發明（設計）人: 朱振樑;龔達淵;霍克孝;陳奕寰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明公開了半導體結構。半導體結構包括：第一導電性的襯底；在襯底中形成的第一導電性的第一區；在第一區中形成的第一導電性的第二區，其中第二區具有比第一區更高的摻雜密度；在第二區中形成第二導電性的源極區；在襯底中形成的第二導電性的漏極區；在第二區中形成并且與源極區相鄰的第一導電性的拾取區；以及在第二區的頂面上形成的抗蝕劑保護氧化物(RPO)層。本發明也公開了相關的制造方法。

技術領域

本發明的實施例涉及集成電路器件，更具體地，涉及半導體結構和相關的制造方法。

背景技術

半導體集成電路(IC)產業已經經歷了快速增長。在IC材料和設計上的技術進步已經產生了一代又一代的IC，而且每一代都具有比上一代更小和更復雜的電路。然而，這些進步已經增加了加工和制造IC的復雜性以及，為了實現這些進步，在IC加工和制造中相稱的發展是需要的。例如，隨著由諸如金屬氧化物半導體場效應晶體管(MOSFET)的器件組成的半導體電路適用于高壓應用，當高壓器件與低壓器件(例如，邏輯器件)結合用于片上系統(SoC)技術時出現了問題。

發明內容

本發明的實施例提供了一種半導體結構，包括：第一導電性的襯底；所述第一導電性的第一區，形成在所述襯底中；所述第一導電性的第二區，形成在所述第一區中，其中，所述第二區具有比所述第一區更高的摻雜密度；第二導電性的源極區，形成在所述第二區中；所述第二導電性的漏極區，形成在所述襯底中；所述第一導電性的拾取區，形成在所述第二區中并且與所述源極區相鄰；以及抗蝕劑保護氧化物(RPO)層，形成在所述第二區的頂面上。

本發明的另一實施例提供了一種半導體結構，包括：第一導電性的襯底；柵極結構，形成在所述襯底上；所述第一導電性的區域，形成在所述襯底中；第二導電性的源極區，形成在所述區域中；所述第二導電性的漏極區，形成在所述襯底中；以及所述第一導電性的拾取區，形成在所述區域中并且與所述源極區相鄰；其中，所述源極區和所述拾取區未由所述區域中的隔離部件結構分隔開。

本發明的又一實施例提供了一種用于制造半導體結構的方法，包括：提供第一導電性的襯底；在所述襯底中形成所述第一導電性的第一區；在所述第一區中形成所述第一導電性的第二區，其中，所述第二區具有比所述第一區更高的摻雜密度；在所述襯底上形成柵極結構；在所述第二區中形成第二導電性的源極區；在所述襯底中形成所述第二導電性的漏極區；在所述第二區中形成與所述源極區相鄰的所述第一導電性的拾取區；以及在所述第二區的頂面上形成抗蝕劑保護氧化物(RPO)層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1至圖11是根據本發明的示例性實施例的示出高壓半導體器件在制造的各個階段處的圖。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應的解釋。