[發明專利]一種提供動態配置參數的硬件加速器驗證方法

有效

• 申請號: 201611208200.1
• 申請日: 2016-12-23
• 公開（公告）號: CN107688681B
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 張顯東;周海斌
• 申請（專利權）人: 北京國睿中數科技股份有限公司;中國電子科技集團公司第十四研究所
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F30/327
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張潤

本發明公開了一種提供動態配置參數的硬件加速器驗證方法，包括：在待測設計DUT映射到硬件加速器之前，根據改寫代碼需求編制控制邏輯代碼；在綜合映射硬件電路時，指定所述控制邏輯代碼中的動態參數的數據類型為外部軟件可讀寫的ram類型；將所述控制邏輯代碼與待測設計DUT代碼共同綜合映射到硬件加速器設備上；啟動所述硬件加速器進行測試，并加載配置控制邏輯電路動態參數的數據文件；根據用戶需求改變所述控制邏輯代碼中的動態參數。本發明具有如下優點：把需要修改調整的HDL代碼變量在編譯綜合時，指定為軟件可讀寫的ram結構去實現，這樣在啟動硬件加速器仿真測試時，可以通過軟件隨時動態讀寫所需調整的HDL代碼變量。

技術領域

本發明涉及硬件加速器技術領域，具體涉及一種提供動態配置參數的硬件加速器驗證方法。

背景技術

芯片設計完成后需要進行驗證，驗證的設計一般使用硬件描述語言(HDL)進行建立模型測試，但隨著芯片設計規模急劇增長，HDL語言基于軟件平臺搭建的驗證環境，仿真運行速度主頻在kHz，而真實芯片為GHz甚至以上，速度上的差別過大使得硬件描述語言(HDL)仿真器的驗證難以跟上驗證需求。對于這種情況，硬件加速器仿真作為新興的加速驗證手段，可以用來協調軟件和硬件越來越多的加入到大規模的集成電路驗證中，其運行速度在MHz，速度較快，其內部邏輯行為大部分寄存器對用戶可見。

硬件加速器仿真在提升驗證速度的同時也有其缺點，大型芯片的HDL代碼映射綜合到硬件加速器，目前大致需要1個工作日甚至更多的編譯時間，并且綜合后邏輯不可更改，如果在測試運行中需要修改硬件加速器中DUT的某些邏輯行為，基本要重新修改HDL代碼再經過重新編譯綜合，在項目驗證時間緊張的時候，為了某些小的代碼改動或者想創造特定的DUT行為而編譯綜合一次硬件加速器版本對于項目來說很占用時間。

發明內容

本發明旨在至少解決上述技術問題之一。

為此，本發明的目的在于提出一種提供動態配置參數的硬件加速器驗證方法，在啟動硬件加速器仿真測試時，可以通過軟件隨時動態改寫所需調整的配置參數。

為了實現上述目的，本發明的實施例公開了一種提供動態配置參數的硬件加速器驗證方法，包括以下步驟：S1：在待測設計DUT映射到硬件加速器之前，根據改寫代碼需求編制控制邏輯代碼；S2：在綜合映射硬件電路時，指定所述控制邏輯代碼中的動態參數的數據類型為外部軟件可讀寫的ram類型；S3：將所述控制邏輯代碼與待測設計DUT代碼共同綜合映射到硬件加速器設備上；S4：啟動所述硬件加速器進行測試，并加載配置控制邏輯電路動態參數的數據文件；S5：根據用戶需求改變所述控制邏輯代碼中的動態參數。

進一步地，所述控制邏輯代碼中包括硬件斷點觸發條件，當所述硬件斷點觸發條件被觸發時，接受用戶對所述控制邏輯代碼中的動態參數的配置。

進一步地，所述控制邏輯代碼包括動態變量參數，所述動態變量參數包括使能位，當使能位有效且當所述硬件斷點觸發條件被觸發時，接受所述用戶對所述控制邏輯代碼中的動態參數的配置。

進一步地，在接受所述用戶對所述控制邏輯代碼中的動態參數的配置期間還包括：判斷芯片的邏輯是否與預期一致；如果與所述預期不一致，則對所述芯片的當前狀態進行調試；刷新ram，以便所述硬件加速器進行運行時觸發下一個配置的硬件斷點。

進一步地，所述動態變量參數為多個，所述多個動態變量參數一一對應設置有所述使能位和外部定時采樣值，還包括：對所述多個動態變量參數進行計時，并對所述多個動態變量參數在主時鐘的驅動下進行累加循環；當所述多個動態變量參數均達到外部定時采樣值時，判斷所述多個動態變量參數的使能位是否有效；接收對使能位有效的動態變量參數的配置，屏蔽對使能位無效的動態變量參數的配置。

進一步地，所述接收對使能位有效的動態變量參數的配置進一步包括：根據插入的控制寄存器值修改測試硬件場景；監測在修改后的硬件仿真結果是否與預期一致，以便根據監測結果改寫測試場景，進行循環測試。