[發明專利]封裝基板及其制作工藝、半導體元件封裝結構及制作工藝

有效

• 申請號: 201611207737.6
• 申請日: 2012-10-19
• 公開（公告）號: CN106711104B
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 林少雄;周輝星
• 申請（專利權）人: 先進封裝技術私人有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L21/56;H01L21/60
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 翟然

本發明公開一種封裝基板及半導體元件的封裝結構。封裝基板包括介電層以及第一導電層。介電層具有上表面以及下表面。第一導電層內埋于介電層中，并位于介電層的上表面與介電層的下表面之間，第一導電層具有一第一表面，第一表面平行于介電層的上表面。第一導電層具有至少一凹穴，凹穴位于第一導電層的部分第一表面處，以使凹穴的側壁被第一導電層以及介電層限制，第一導電層其余的第一表面完全曝露于介電層的上表面。

本申請是申請日為2012年10月19日且發明名稱為“封裝基板及其制作工藝、半導體元件封裝結構及制作工藝”的中國發明專利申請201210401532.7的分案申請。

技術領域

本發明涉及一種封裝結構及制作工藝，且特別是涉及一種封裝基板、封裝基板制作工藝、半導體元件的封裝結構及其制作工藝。

背景技術

隨著電子產品的普遍應用于日常生活中，半導體元件需求量與日遽增。由于半導體元件走向輕薄化的設計，當半導體元件尺寸縮小時，I/O腳數不減反增，使得線路間距與線路寬度縮小化，并朝微小間距(fine pitch)的設計發展，例如50μm間距，甚至35μm以下間距。

然而，在半導體元件倒裝組裝于封裝基板的過程中，常會因焊錫高溫回焊，而使兩相鄰的導電凸塊間發生橋接(bridging)短路的現象。此外，焊錫因無防焊層覆蓋在線路層上，以限制其流動，使得焊錫高溫回焊時，容易沿著線路層向外擴散(overspreading)，造成倒裝后的半導體元件與封裝基板間的高度減少，且因高度減少而難以將底膠層填入于半導體元件與封裝基板之間，造成封裝的可靠度下降等問題。

發明內容

本發明的目的在于提供一種封裝基板、封裝基板制作工藝、半導體元件的封裝結構及其制作工藝，可在符合微小間距的設計下，提高半導體元件的封裝可靠度。

為達上述目的，根據本發明的一方面，提出一種封裝基板，包括一介電層、一第一導電層以及一第二導電層。介電層具有一上表面以及一下表面。第一導電層內埋于介電層中，并顯露一第一表面于上表面。第一表面切齊上表面或內凹于上表面。第二導電層內埋于介電層中與第一導電層接觸，并顯露一第二表面于下表面。第二表面切齊于下表面或內凹于下表面。

根據本發明的另一方面，提出一種封裝基板制作工藝，包括下列步驟。提供一導電基板。形成一第一光致抗蝕劑層于導電基板上，第一光致抗蝕劑層經圖案化而形成多個第一開口，以顯露出部分導電基板。形成一第一導電層于此些第一開口中。形成一第二光致抗蝕劑層于第一光致抗蝕劑層以及第一導電層上，第二光致抗蝕劑層經圖案化而形成多個第二開口，以顯露出部分第一導電層。形成一第二導電層于此些第二開口中，并與第一導電層接觸。移除第一及第二光致抗蝕劑層。形成一介電層于導電基板上，介電層覆蓋第一導電層、第二導電層以及部分導電基板。移除部分介電層，以顯露出第二導電層的一表面于介電層的下表面，第二導電層的表面切齊于介電層的下表面。形成一第三光致抗蝕劑層于導電基板以及介電層上，第三光致抗蝕劑層經圖案化而形成一第三開口，以顯露出部分導電基板。移除部分導電基板，以形成一第四開口，并顯露第一導電層的一表面與介電層的上表面于第四開口中，第一導電層的表面切齊于介電層的上表面。移除第三光致抗蝕劑層。形成一第四光致抗蝕劑層于導電基板、介電層、第一導電層以及第二導電層上，第四光致抗蝕劑層經圖案化而形成一第五開口，以顯露出第一導電層的部分表面。形成一接合墊于第五開口中。移除第四光致抗蝕劑層。此外，還可形成一焊接層于第二導電層上，焊接層覆蓋第二導電層的表面。

根據本發明的另一方面，提出一種半導體元件的封裝結構，包括一封裝基板、一半導體元件、一底膠層以及一封膠層。封裝基板包括一介電層、一第一導電層以及一第二導電層。介電層具有一上表面以及一下表面。第一導電層內埋于介電層中，并顯露一第一表面于上表面。第一表面切齊上表面或內凹于上表面。第二導電層內埋于介電層中與第一導電層接觸，并顯露一第二表面于下表面。第二表面切齊于下表面或內凹于下表面。半導體元件配置于封裝基板上，半導體元件具有一導電凸塊。導電凸塊支撐于半導體元件與封裝基板之間。